最新专利

• 磁盘装置以及与谐波干扰对应的高次谐波的补偿方法 公开日期：2025-04-04 公开号：CN115775567A 申请号：CN202210112022.1
  发明 磁盘装置以及与谐波干扰对应的高次谐波的补偿方法

  • 申请号：CN202210112022.1
  • 公开号：CN115775567A
  • 公开日期：2025-04-04
  • 申请人：株式会社东芝|||东芝电子元件及存储装置株式会社

  提供能够提高可靠性的磁盘装置以及与谐波干扰对应的高次谐波的补偿方法。本实施方式涉及的磁盘装置具备：盘；头，其对所述盘写入数据，从所述盘读取数据；致动器，其进行旋转驱动，进行所述盘上所搭载的所述头的移动控制；以及控制器，其推定与具有谐波的干扰对应的在所述头的定位控制中产生的位置误差信号的基频，决定所述基频，基于所述基频决定延迟采样数，对作为与所述延迟采样数相应的所述基频的高次谐波的倍频进行抑制。

  发布时间：2023-06-07 22:37:56

  0

• 用于解决约束满足问题的基于CAM的随机局部搜索加速器 公开日期：2025-04-01 公开号：CN117275551A 申请号：CN202211290546.6
  发明 用于解决约束满足问题的基于CAM的随机局部搜索加速器

  • 申请号：CN202211290546.6
  • 公开号：CN117275551A
  • 公开日期：2025-04-01
  • 申请人：慧与发展有限责任合伙企业

  本公开涉及用于解决约束满足问题的基于CAM的随机局部搜索加速器。本公开总体上提供了一种求解K‑SAT问题的方法。该方法包括将用于K‑SAT问题的以否定析取范式(DNF)编写的布尔表达式的一个或多个子句编程到三态CAM(TCAM)阵列，该阵列包括TCAM单元构成的列和行。该方法还包括：将包括期望用于求解该布尔表达式的一个或多个二进制变量的解释作为输入沿该列施加到该TCAM阵列；对每个子句返回二进制值；随机选择一个匹配的匹配线；从一个或多个违反子句确定所选子句；以及使用所选子句的每个变量的中断计数来改变该解释内的一个或多个文字。

  发布时间：2023-12-25 07:44:55

  0

• 用于存储器模块的可配置数据路径 公开日期：2025-04-01 公开号：CN113228177A 申请号：CN201980086558.7
  PCT发明 用于存储器模块的可配置数据路径

  • 申请号：CN201980086558.7
  • 公开号：CN113228177A
  • 公开日期：2025-04-01
  • 申请人：美光科技公司

  描述用于启用集成在存储器模块或系统中的存储器装置以禁用所述存储器装置的一或多个数据位、半字节或字节的系统及方法。所述存储器装置可进一步经配置以禁用与所述经禁用数据位、半字节或字节相关联的错误或冗余校验，以遮蔽与所述经禁用数据位、半字节或字节相关联的错误，及/或抑制与所述经禁用数据位、半字节或字节相关联的存储器阵列部分的刷新。

  发布时间：2023-06-16 07:28:48

  1

• 存储器子系统中的选择栅极维护 公开日期：2025-04-01 公开号：CN113096712A 申请号：CN202011550487.2
  发明 存储器子系统中的选择栅极维护

  • 申请号：CN202011550487.2
  • 公开号：CN113096712A
  • 公开日期：2025-04-01
  • 申请人：美光科技公司

  本申请涉及存储器子系统中的选择栅极维护。存储器系统中的处理装置接收擦除存储器装置的数据块的请求，确定所述数据块上执行的编程/擦除循环的数目，且执行擦除所述数据块的擦除操作。所述处理装置进一步确定所述数据块上执行的编程/擦除循环的所述数目满足扫描阈值条件，且在所述数据块上执行第一阈值电压完整性扫描以确定与所述数据块的至少一个选择栅极装置的当前阈值电压相关联的第一错误率。响应于与所述至少一个选择栅极装置的所述当前阈值电压相关联的所述第一错误率满足错误阈值准则，所述处理装置在所述至少一个选择栅极装置上执行润色操作以将所述当前阈值电压调整到所述目标阈值电压。

  发布时间：2023-06-14 12:39:59

  0

• 存储控制装置、存储装置和信息处理系统 公开日期：2025-04-01 公开号：CN112970064A 申请号：CN201980072334.0
  PCT发明 存储控制装置、存储装置和信息处理系统

  • 申请号：CN201980072334.0
  • 公开号：CN112970064A
  • 公开日期：2025-04-01
  • 申请人：索尼半导体解决方案公司

  存储装置中的参照单元的状态被正确地管理。第一存储器单元阵列包括生成感测放大器的参照电位的第一参照单元。第二存储器单元阵列包括生成感测放大器的参照电位的第二参照单元。状态存储部存储关于第一参照单元和第二参照单元中的每一个的指示保持值的确定性的状态。当被指示对第一参照单元或第二参照单元的写入时，写入控制部基于存储在状态存储部中的关于第一参照单元和第二参照单元的状态来控制所指示的写入。

  发布时间：2023-06-11 13:04:25

  0

• 基于存储器子系统操作要求的可调整存储器操作设置 公开日期：2025-04-01 公开号：CN112767984A 申请号：CN202011133480.0
  发明 基于存储器子系统操作要求的可调整存储器操作设置

  • 申请号：CN202011133480.0
  • 公开号：CN112767984A
  • 公开日期：2025-04-01
  • 申请人：美光科技公司

  本公开涉及基于存储器子系统操作要求的可调整存储器操作设置。可确定存储器子系统的一组操作要求的每一操作要求的优先级。可基于每一操作要求的所述优先级确定针对待在所述存储器子系统处执行的编程操作的编程操作设置。可接收在所述存储器子系统处执行所述编程操作的请求。响应于接收到执行所述编程操作的所述请求，可基于所述编程操作设置在所述存储器子系统处执行所述编程操作。

  发布时间：2023-06-07 12:07:09

  0

• 除错方法与除错系统 公开日期：2025-04-01 公开号：CN114724617A 申请号：CN202210361471.X
  发明 除错方法与除错系统

  • 申请号：CN202210361471.X
  • 公开号：CN114724617A
  • 公开日期：2025-04-01
  • 申请人：深圳宏芯宇电子股份有限公司

  本发明提供一种除错方法与除错系统。所述方法包括：激活存储器存储装置与外接式存储器的连接；从所述存储器存储装置中获取错误信息并将所述错误信息存储至所述外接式存储器中；判断所述错误信息是否存储至所述外接式存储器中；以及在所述错误信息存储至所述外接式存储器后，断开所述存储器存储装置与所述外接式存储器的所述连接。借此，可提高对存储器存储装置的检修效率。

  发布时间：2023-05-15 11:26:26

  1

• 一种软件储存磁盘组 公开日期：2025-04-01 公开号：CN115691574A 申请号：CN202211432025.X
  发明 一种软件储存磁盘组

  • 申请号：CN202211432025.X
  • 公开号：CN115691574A
  • 公开日期：2025-04-01
  • 申请人：万晟（江苏）信息产业发展有限公司

  本发明公开了一种软件储存磁盘组，包括箱体，所述箱体的前部活动连接有拉板，所述箱体与箱体之间设有散热结构，所述散热结构包括有固定框和活动框，所述固定框固定安装在箱体的一侧，所述固定框的一侧表面开设有通风槽，所述箱体的一侧表面位于固定框的内侧开设有进风槽，所述拉板的后部固定安装有五个支撑框。本发明所述的一种软件储存磁盘组，能够使得磁盘能够得到有效的散热，避免磁盘因长期工作导致高温出现损坏的问题，而且散热结构可通过拉板移动而移动，因此在磁盘被抽出或者位于箱体内部的时候均能够配合散热结构进行散热，在搬运、运输软件磁盘组的时候，也能够起到弹性缓冲的作用，增加对软件储存磁盘组的防护效果。

  发布时间：2023-06-12 12:03:13

  0

• 存储装置、包括其的半导体系统及其操作方法 公开日期：2025-03-28 公开号：CN113870914A 申请号：CN202110194413.8
  发明 存储装置、包括其的半导体系统及其操作方法

  • 申请号：CN202110194413.8
  • 公开号：CN113870914A
  • 公开日期：2025-03-28
  • 申请人：爱思开海力士有限公司

  本申请涉及存储装置、包括其的半导体系统及其操作方法。一种半导体系统包括存储器控制器和存储装置。存储器控制器提供至少第一至第三命令地址信号。存储装置基于第一和第二命令地址信号执行突发读取操作，并且通过接收两次第三命令地址信号来终止突发读取操作。存储装置在接收到两次第三命令地址信号的区间中连续初始化正在执行突发读取操作的内部电路。

  发布时间：2023-07-09 07:05:24

  2

• 底部钉扎SOT-MRAM位结构和制造方法 公开日期：2025-03-28 公开号：CN112992214A 申请号：CN202110249003.9
  发明 底部钉扎SOT-MRAM位结构和制造方法

  • 申请号：CN202110249003.9
  • 公开号：CN112992214A
  • 公开日期：2025-03-28
  • 申请人：桑迪士克科技股份有限公司

  本公开的实施例总体上涉及数据储存和计算机存储系统，更具体地涉及SOT‑MRAM芯片结构。SOT‑MRAM芯片结构包括多个引线、多个存储器单元以及多个晶体管。引线可以由具有大自旋‑轨道耦合强度和高电阻率的材料制成。每个单独的引线可包括多个第一部分和与第一部分区分开的多个第二部分。第二部分的电阻率小于第一部分的电阻率，所以引线的总电阻率减小，导致改进的功率效率和信噪比。

  发布时间：2023-06-11 13:31:45

  2