最新专利

• 半导体装置 公开日期：2025-01-10 公开号：CN113012742A 申请号：CN202110411837.5
  发明 半导体装置

  • 申请号：CN202110411837.5
  • 公开号：CN113012742A
  • 公开日期：2025-01-10
  • 申请人：铠侠股份有限公司

  本发明的实施方式提供一种能够提高动作可靠性的半导体装置。实施方式的半导体装置具有：用于第1通道的多个第1输入输出电路；多个第1输入输出垫，与多个第1输入输出电路分别对应；用于第1通道的多个第2输入输出电路；多个第2输入输出垫，与多个第2输入输出电路分别对应；及输入电路，配置于多个第1输入输出垫的行与多个第2输入输出垫的行之间，进行将来自多个第1输入输出电路及多个第2输入输出电路的数据向存储器的输入。于存储器中，基于输入的时钟信号的上升及下降，取得从多个第1输入输出垫及多个第2输入输出垫向存储器输入的数据。

  发布时间：2023-06-14 12:07:58

  1

• 存储阵列故障检测方法、装置与电子设备 公开日期：2025-01-10 公开号：CN114550799A 申请号：CN202210173542.3
  发明 存储阵列故障检测方法、装置与电子设备

  • 申请号：CN202210173542.3
  • 公开号：CN114550799A
  • 公开日期：2025-01-10
  • 申请人：长鑫存储技术有限公司

  本公开提供一种存储阵列故障检测方法、装置与电子设备。方法包括：对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压，第一位线与第二位线交错相邻设置，第一电压大于第二电压；顺次控制多条字线开启以读取存储单元，其中控制多条字线开启包括控制每条字线开启预设时长后，控制连接第一位线或第二位线的感应放大器开启以读取存储单元，预设时长大于感应放大器对应的标准感应延迟时间；在存储单元的读取结果不等于其写入的第一电压或第二电压时，判断待测存储阵列存在同轴字线双位元电容漏电。本公开实施例可以较快测出连接同一条字线的相邻存储单元(同轴字线双位元)之间的漏电现象。

  发布时间：2023-05-12 11:36:34

  1

• 一种基于供应链系统的大数据分析存储系统 公开日期：2025-01-10 公开号：CN114822603A 申请号：CN202210415803.8
  发明 一种基于供应链系统的大数据分析存储系统

  • 申请号：CN202210415803.8
  • 公开号：CN114822603A
  • 公开日期：2025-01-10
  • 申请人：申合信科技集团有限公司

  本发明公开了一种基于供应链系统的大数据分析存储系统，其包括服务器、寄存器、存储器、存储接口、电源模块以及用于安装上述部件的存储盒，存储盒的前端及其内部设置有降温防尘系统，存储盒后端设置有用于排气和封尘的出气组件，存储盒内安装有温度传感器，存储盒的底面设置有可改变位置和高度的撑高系统和调高系统。本发明通过设置的存储盒用于集中集成的存储器等系统部件而携带便捷，同时在其内部设置的降温防尘系统用于感应其内部温度，以控制双头电机驱动一对置顶的螺旋杆组旋转，而经吸气口吸入热空气排出盒外，同时经吸水海绵增湿空气，利于快速降温，而保障存储器系统工作正常，具有实用价值。

  发布时间：2023-05-17 11:59:09

  1

• 盘装置 公开日期：2025-01-10 公开号：CN114078486A 申请号：CN202110028218.8
  发明 盘装置

  • 申请号：CN202110028218.8
  • 公开号：CN114078486A
  • 公开日期：2025-01-10
  • 申请人：株式会社东芝|||东芝电子元件及存储装置株式会社

  实施方式提供能够增大记录介质的设置张数的盘装置。根据实施方式，盘装置具备：壳体，其具有底壁及与所述底壁相对的盖；多张磁记录介质(18)，其以旋转自如的方式配置于壳体内，同轴地隔开预定间隔而层叠配置；及多个间隔环(66)，其分别配置于相邻的磁记录介质之间。与盖相邻的最上面的磁记录介质(18U)及与底壁相邻的最下面的磁记录介质(18L)中的至少一方的磁记录介质具有与其它的磁记录介质的基板相比、刚性高的基板，与具有刚性高的基板的磁记录介质相接的间隔环具有与其它的间隔环的热膨胀系数不同的热膨胀系数。

  发布时间：2023-04-26 09:50:00

  1

• 存储器的检测方法、检测系统、可读介质及电子设备 公开日期：2025-01-10 公开号：CN114550796A 申请号：CN202210172346.4
  发明 存储器的检测方法、检测系统、可读介质及电子设备

  • 申请号：CN202210172346.4
  • 公开号：CN114550796A
  • 公开日期：2025-01-10
  • 申请人：长鑫存储技术有限公司

  本公开提供了一种存储器的检测方法、检测系统、计算机可读介质与电子设备，检测方法包括：向一目标字线连接的存储单元中写入第一电压，与相邻的至少一条其他字线连接的存储单元中写入第二电压；或者，向一目标字线连接的存储单元中写入第二电压，与相邻的至少一条其他字线连接的存储单元中写入第一电压；第一电压大于第二电压；向其他字线重复写入第一电压或第二电压；读取目标字线连接的存储单元，并判断各存储单元的读取结果是否等于其写入的第一电压或第二电压；若存储单元的读取结果是不等于其写入的第一电压或第二电压，则判断该存储单元漏电。能够将具有潜在双位元失效的芯片提前筛选出来。

  发布时间：2023-05-12 11:36:28

  1

• 存储装置、其操作方法及控制电路 公开日期：2025-01-07 公开号：CN114360621A 申请号：CN202110515845.4
  发明 存储装置、其操作方法及控制电路

  • 申请号：CN202110515845.4
  • 公开号：CN114360621A
  • 公开日期：2025-01-07
  • 申请人：爱思开海力士有限公司

  本发明提供存储装置、其操作方法及控制电路。所述存储装置包括页缓冲器电路，该页缓冲器电路包括多个页缓冲器级，该多个页缓冲器级各自包括多个页缓冲器。该存储装置还包括控制电路，该控制电路被配置为产生用于控制所述多个页缓冲器的页缓冲器控制信号。该控制电路还被配置为通过与由所述页缓冲器控制信号构成的多个页缓冲器控制信号组中的每一个页缓冲器控制信号组对应的探测路径来探测所述多个页缓冲器控制信号组中的每一个页缓冲器控制信号组。

  发布时间：2023-05-08 10:27:09

  1

• 基于时间段的精选播放列表的用户界面 公开日期：2025-01-07 公开号：CN114730580A 申请号：CN202080079640.X
  PCT发明 基于时间段的精选播放列表的用户界面

  • 申请号：CN202080079640.X
  • 公开号：CN114730580A
  • 公开日期：2025-01-07
  • 申请人：苹果公司

  在一些实施方案中，电子设备经由一个或多个输入设备接收对应于显示与第一相应内容混合相关联的用户界面的请求的输入，其中该第一相应内容混合与第一相应时间段相关联。在一些实施方案中，响应于接收对应于显示与该第一相应内容混合相关联的该用户界面的该请求的该输入，该电子设备经由显示器显示该用户界面。在一些实施方案中，该用户界面包括：内容项的多个表示，这些内容项的这些多个表示包括用户在该第一相应时间段期间的第一消费度量类型的消费量的视觉指示；和内容创建者的多个表示，这些内容创建者的这些多个表示包括该用户在该第一相应时间段期间的第二消费度量类型的消费的视觉指示。

  发布时间：2023-06-18 07:25:15

  1

• 使用反馈电路控制RRAM器件的装置 公开日期：2025-01-07 公开号：CN113793631A 申请号：CN202110886976.3
  发明 使用反馈电路控制RRAM器件的装置

  • 申请号：CN202110886976.3
  • 公开号：CN113793631A
  • 公开日期：2025-01-07
  • 申请人：特忆智能科技

  本公开实施例公开了一种在交叉开关电路中使用反馈电路控制RRAM器件的装置。一个示例性装置包括一个RRAM单元用于形成沟道、一个包括漏极端、源极端和栅极端的MOSFET，其中所述MOSFET通过所述漏极端连接至所述RRAM单元；一个TIA，通过源极端连接至MOSFET；一个第一信号发生器，连接至RRAM单元；一个第二信号发生器，通过栅极端连接至MOSFET；一个包括第一输入端、第二输入端和输出端的比较器，其中所述比较器通过第一输入端连接至所述TIA，所述第二输入端连接至一个参考电压源，所述输出端连接至所述第一信号发生器和所述第二信号发生器。从而，使得在RRAM器件中形成沟道的过程更容易控制。

  发布时间：2023-07-05 07:11:25

  1

• 可移位存储器和操作可移位存储器的方法 公开日期：2025-01-07 公开号：CN114097037A 申请号：CN202080049078.6
  PCT发明 可移位存储器和操作可移位存储器的方法

  • 申请号：CN202080049078.6
  • 公开号：CN114097037A
  • 公开日期：2025-01-07
  • 申请人：艾克斯安耐杰克有限公司

  本公开涉及一种可移位存储器，包括：布置成行和列的多个存储器单元，其中，行的存储器单元互连，从而形成存储器单元链；至少一个第一串行输出数据端口；输出数据逻辑，其用于将存储器单元链中的任一个的输出连接到第一串行输出数据端口，或至少一个第一并行输出数据端口和至少一个读取移位寄存器，其被配置为串行地收集来自存储器单元链中的任一个的输出的串行输出数据；和/或至少一个第一串行输入数据端口；输入数据逻辑，其用于将第一串行输入数据端口连接到存储器单元链中的任一个的输入，或至少一个并行输入数据端口和至少一个写入移位寄存器，其用于将输入数据串行移位到存储器单元链中的任一个的输入；和控制器，其被配置为控制存储器单元链中的数据的移位，该控制器还被配置为控制输出数据逻辑和/或输入数据逻辑。本公开还涉及一种用于操作可移位存储器的方法。

  发布时间：2023-04-26 09:54:25

  1

• 面积高效的双端口和多端口SRAM、用于SRAM的面积高效的存储器单元 公开日期：2025-01-07 公开号：CN113939878A 申请号：CN202080035545.X
  PCT发明 面积高效的双端口和多端口SRAM、用于SRAM的面积高效的存储器单元

  • 申请号：CN202080035545.X
  • 公开号：CN113939878A
  • 公开日期：2025-01-07
  • 申请人：艾克斯安耐杰克有限公司

  本公开涉及一种静态随机存取存储器和用于静态随机存取存储器的存储器单元，该存储器单元包括：形成第一和第二交叉耦合反相器(INV1、INV2)的第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)和第四晶体管(M4)，其中，第一和第二交叉耦合反相器(INV1、INV2)限定第一存储节点(D)和反相的第一存储节点(D’)，其中，第一反相器(INV1)连接到第一参考电压(GND1)和第一电源电压(VDD1)，并且其中，第二反相器(INV2)连接到第二参考电压(GND2)和第二电源电压(VDD2)；连接在第一存储节点(D)和第一位线(BL1)之间的第五晶体管(M5)；连接在反相的第一存储节点(D’)和第二位线(BL2)之间的第六晶体管(M6)；连接到第五晶体管(M5)的第一字线(WL1)，所述第一字线(WL1)控制第一位线(BL1)对第一存储节点(D)的访问；和独立于第一字线(WL1)的第二字线(WL2)，该第二字线连接到第六晶体管(M6)，所述第二字线(WL2)独立于第一位线(BL1)控制第二位线(BL2)对反相的第一存储节点(D’)的访问；其中，第一字线(WL1)与第一参考电压(GND1)的相对电压电平、或第一电源电压(VDD1)与第一参考电压(GND1)的相对电压电平、或第二字线(WL2)与第二参考电压(GND2)的相对电压电平、或第二电源电压(VDD2)与第二参考电压(GND2)的相对电压电平、或第一参考电压(GND1)与第二参考电压(GND2)的相对电压电平被配置使得可以独立地读取和写入第一存储节点(D)和反相的第一存储节点(D’)的数据。

  发布时间：2023-04-22 09:15:31

  1