最新专利

• 用于动态目标刷新窃取的设备和方法 公开日期：2024-10-11 公开号：CN112669889A 申请号：CN202011021454.9
  发明 用于动态目标刷新窃取的设备和方法

  • 申请号：CN202011021454.9
  • 公开号：CN112669889A
  • 公开日期：2024-10-11
  • 申请人：美光科技公司

  本公开的实施例针对用于动态目标刷新窃取的设备、系统和方法。存储器组可接收存取命令，并且接着周期性地进入刷新模式，其中执行自动刷新操作和目标刷新操作。所述存储器组可基于针对所述存储器组的存取命令的计数而接收刷新管理命令。响应于所述刷新管理信号，可对所述存储器组执行紧急目标刷新操作。可对发布所述刷新管理信号的次数进行计数，并且基于所述计数，可以跳过下一周期性目标刷新操作。

  发布时间：2023-06-04 11:27:24

  1

• 一种确定NAND闪存读取电压的方法及装置 公开日期：2024-10-11 公开号：CN112634971A 申请号：CN202011581255.3
  发明 一种确定NAND闪存读取电压的方法及装置

  • 申请号：CN202011581255.3
  • 公开号：CN112634971A
  • 公开日期：2024-10-11
  • 申请人：合肥大唐存储科技有限公司

  本申请提供一种确定NAND闪存读取电压的方法及装置，所述方法包括：确定样本未完全编程块包含的解码失败的页，其中，所述样本未完全编程块为NAND闪存中含有未被编程的页的块；根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数；其中，每个电压组合包括多个读取电压；根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组。上述技术方案可以确定用于读取未完全编程块的读取电压组，通过该读取电压组重读未完全编程块的解码失败的页可以提高重读的效率，从而可以提高NAND闪存的读取效率。

  发布时间：2023-06-03 12:19:30

  1

• 内存测试装置以及测试电压调整方法 公开日期：2024-10-11 公开号：CN112382328A 申请号：CN202011230109.6
  发明 内存测试装置以及测试电压调整方法

  • 申请号：CN202011230109.6
  • 公开号：CN112382328A
  • 公开日期：2024-10-11
  • 申请人：润昇系统测试(深圳)有限公司

  本发明提供一种内存测试装置以及测试电压调整方法。内存测试装置用以对至少一待测内存模块进行测试。所述内存测试装置包括主机、至少一测试板以及至少一检测器。主机提供测试流程；所述至少一测试板基于测试流程分别对所述至少一待测内存模块中的对应待测内存模块进行测试；各所述至少一检测器接收自所述至少一测试板中的对应测试板所提供的关联于测试流程的测试电压，依据所述测试电压的偏移产生电压偏移信息；主机依据电压偏移信息调整测试流程，使对应测试板依据经调整的测试流程调整测试电压。

  发布时间：2023-05-28 13:44:30

  1

• 页缓冲器、编程方法、存储器装置及系统 公开日期：2024-10-11 公开号：CN114783488A 申请号：CN202210248481.2
  发明 页缓冲器、编程方法、存储器装置及系统

  • 申请号：CN202210248481.2
  • 公开号：CN114783488A
  • 公开日期：2024-10-11
  • 申请人：长江存储科技有限责任公司

  本公开实施例公开了一种页缓冲器、编程方法、存储器装置及系统，所述页缓冲器对应于存储器装置的存储单元阵列的位线而设置，所述页缓冲器包括：第一充放电模块，其耦接于位线，并配置为能够存储第一位线强制信息以及根据所述第一位线强制信息向所述位线提供第一位线强制电压；第二充放电模块，其耦接所述位线，并配置为能够存储第二位线强制信息以及根据所述第二位线强制信息向所述位线提供不同于所述第一位线强制电压的第二位线强制电压；其中，所述第一位线强制电压和第二位线强制电压均大于正常编程位线电压且小于禁止编程位线电压。

  发布时间：2023-05-16 11:00:46

  0

• 用于外壳的气体补充部件 公开日期：2024-10-11 公开号：CN114556474A 申请号：CN202080058846.4
  PCT发明 用于外壳的气体补充部件

  • 申请号：CN202080058846.4
  • 公开号：CN114556474A
  • 公开日期：2024-10-11
  • 申请人：唐纳森公司

  描述了一种用于电子器件外壳的气体补充部件。主体限定容纳体积。主体绕容纳体积被密封。充填气体包含在容纳体积中。容纳体积具有小于5％的N2。主体限定可渗透该气体的扩散区域。可逆密封件阻碍扩散区域。

  发布时间：2023-05-12 11:23:33

  0

• 存储器单元及应用其的存储器阵列与操作方法 公开日期：2024-10-11 公开号：CN113971966A 申请号：CN202010770093.1
  发明 存储器单元及应用其的存储器阵列与操作方法

  • 申请号：CN202010770093.1
  • 公开号：CN113971966A
  • 公开日期：2024-10-11
  • 申请人：旺宏电子股份有限公司

  本发明公开了一种存储器单元及应用其的存储器阵列与操作方法，该存储器单元包括：一晶体管，包括：一控制端，耦接至一第一节点；一第一端，耦接至一第一信号线；以及一第二端，耦接至一第二信号线；一第一电阻元件，包括：一第一端，耦接至该第一节点；以及一第二端，耦接至一第二节点；以及一第二电阻元件，包括：一第一端，耦接至该第一节点；以及一第二端，耦接至一第三节点。

  发布时间：2023-04-23 09:33:06

  0

• 存储装置及其输入输出缓冲控制方法 公开日期：2024-10-11 公开号：CN113948134A 申请号：CN202110694734.4
  发明 存储装置及其输入输出缓冲控制方法

  • 申请号：CN202110694734.4
  • 公开号：CN113948134A
  • 公开日期：2024-10-11
  • 申请人：华邦电子股份有限公司

  本发明提供一种存储装置及其输入输出缓冲控制方法，所述存储装置包括虚拟静态随机存取存储器与控制器。虚拟静态随机存取存储器包括具有高速模式电路与慢速模式电路的输入输出电路。控制器依据存储装置的操作模式而调整电源电压与时脉频率，并基于经调整电源电压与经调整时脉频率而产生寄存器设定码。其中虚拟静态随机存取存储器依据寄存器设定码而致能高速模式电路以及慢速模式电路中的一者，并禁能高速模式电路以及慢速模式电路中的另一者。

  发布时间：2023-04-23 09:12:13

  0

• 用于写入和读取存储在聚合物中的数据的改进的系统和方法 公开日期：2024-10-08 公开号：CN113302700A 申请号：CN201980073123.9
  PCT发明 用于写入和读取存储在聚合物中的数据的改进的系统和方法

  • 申请号：CN201980073123.9
  • 公开号：CN113302700A
  • 公开日期：2024-10-08
  • 申请人：艾瑞迪亚公司

  一种新颖的存储和读取数字数据的系统和方法，包括提供具有至少一个存储器单元的纳米孔聚合物存储装置，该存储器单元包括至少两个添加室，每个添加室被布置成当聚合物进入相应的添加室时向聚合物(或DNA)串添加唯一的化学结构(或代码)，该数据包括代码的序列；依次操纵聚合物通过纳米孔进入添加室，以将代码添加到聚合物，从而在聚合物上产生数字数据图案；以及使用伺服控制器准确控制聚合物的比特率。该装置可具有加载室，以通过至少一个微孔将聚合物加载到解块室中或从解块室中移除聚合物。该单元可以是存储系统的一部分，该存储系统存储和检索“原始”数据并允许远程检索和转换。

  发布时间：2023-06-23 07:07:44

  1

• 一种自适应工作频率的铁电存储器写入方法、装置及电子设备 公开日期：2024-10-08 公开号：CN114300009A 申请号：CN202111624575.7
  发明 一种自适应工作频率的铁电存储器写入方法、装置及电子设备

  • 申请号：CN202111624575.7
  • 公开号：CN114300009A
  • 公开日期：2024-10-08
  • 申请人：北京超弦存储器研究院|||中国科学院微电子研究所

  本发明公开一种自适应工作频率的铁电存储器写入方法、装置及电子设备，涉及微电子技术领域。所述方法包括：向所述铁电存储器的位线提供两个不同的写入电压；获取工作频率数据和目标写入速度；基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，可以实现降低功耗的同时也可以保证铁电存储器的读写性能，使得铁电存储器的应用场景得到进一步的拓展，不仅能满足节能型芯片的低功耗要求，同时也可以在需要快速写入时提高写入速度，提高了铁电存储器的使用寿命。

  发布时间：2023-05-05 09:58:28

  1

• 面向边缘智能的跨层次可重构SRAM存内计算单元及方法 公开日期：2024-10-01 公开号：CN116721682A 申请号：CN202310700487.3
  发明 面向边缘智能的跨层次可重构SRAM存内计算单元及方法

  • 申请号：CN202310700487.3
  • 公开号：CN116721682A
  • 公开日期：2024-10-01
  • 申请人：上海交通大学

  本发明提供了一种面向边缘智能的跨层次可重构SRAM存内计算单元及方法，包括SRAM单元以及列共享可重构布尔计算单元；基于SRAM单元层面进行重构计算，得到重构结构；列共享可重构布尔计算单元基于重构结构输出计算结果；支持流水线式位串行加法的外围计算电路在布尔计算的基础上输出存内加法计算结果。本发明为了满足边缘端AI对低功耗、低硬件开销的需求，并让加速器尽可能能适配快速迭代的软件算法，本发明提出一种全新的基于SRAM的存内计算宏，它可以进行跨层次配置以支持多种布尔运算、算术运算和宏操作，以实现可重构性和额外开销的更佳平衡。

  发布时间：2023-09-11 07:14:23

  0