物理
下拉
最新专利
-
分区名称空间(ZNS)驱动器中的写入数据传送调度 公开日期:2024-10-22 公开号:CN113744783A 申请号:CN202110366821.7分区名称空间(ZNS)驱动器中的写入数据传送调度
- 申请号:CN202110366821.7
- 公开号:CN113744783A
- 公开日期:2024-10-22
- 申请人:桑迪士克科技股份有限公司
本公开大体上涉及调度用于分区名称空间(ZNS)的区附加命令。并非基于区附加命令大小来调度数据传送,数据传送调度是基于存储器装置页组块。每一区附加命令首先与存储器装置裸片相关联且在相关裸片队列中排队。具有页的大小的数据组块是针对每一待决裸片从主机装置获取的。当获取所述数据组块时,定时器被激活,且仅一旦所述定时器期满才就允许获取用于特定裸片的下一数据组块。所述定时器的值被设置成小于将数据组块写入到所述裸片所必需的时间。- 发布时间:2023-07-03 10:43:32
- 1
-
移位寄存器及其控制方法、栅极驱动电路和显示面板 公开日期:2024-10-22 公开号:CN112863586A 申请号:CN202110101630.8移位寄存器及其控制方法、栅极驱动电路和显示面板
- 申请号:CN202110101630.8
- 公开号:CN112863586A
- 公开日期:2024-10-22
- 申请人:京东方科技集团股份有限公司|||成都京东方光电科技有限公司
本申请公开了一种移位寄存器及其控制方法、栅极驱动电路和显示面板。移位寄存器包括输入电路、中间电路和输出电路。输入电路用于向中间电路输出中间输入信号,中间电路用于向输出电路输出第一节点信号,输出电路用于根据第一节点信号输出第一输出信号和第二输出信号,第一输出信号和第二输出信号电位相反。本申请实施方式的移位寄存器及其控制方法、栅极驱动电路和显示面板中,能够在不占用过多布局空间的情况下,同时提供第一输出信号和第二输出信号两种电位相反的信号,且能够避免第一输出信号和第二输出信号受到时钟信号延迟的影响,从而使第一输出信号和第二输出信号更加稳定。- 发布时间:2023-06-11 12:08:03
- 1
-
用于存储单元阵列的读出单元以及包括其的存算一体芯片 公开日期:2024-10-22 公开号:CN112349316A 申请号:CN201910723333.X用于存储单元阵列的读出单元以及包括其的存算一体芯片
- 申请号:CN201910723333.X
- 公开号:CN112349316A
- 公开日期:2024-10-22
- 申请人:杭州知存算力科技有限公司
本发明提供一种用于存储单元阵列的读出单元以及包括其的存算一体芯片,该读出单元包括:ADC、判决子单元以及多路选择开关;所述ADC以及所述判决子单元的输入端均接收输入电压,所述判决子单元的输出端连接所述ADC的控制端以及所述多路选择开关的地址选通端;所述多路选择开关的第一输入端连接所述ADC的输出端,第二输入端接收第一电平,第三输入端接收第二电平,所述第一电平小于所述第二电平。一方面能够减少ADC的量化范围,在量化精度要求相同的情况下,能够有效简化ADC的设计,减少ADC占用面积,降低ADC的功耗,降低电路成本;另一方面,降低芯片功耗和时延。- 发布时间:2023-05-28 13:20:44
- 1
-
一种硬盘压力测试方法、系统、设备以及介质 公开日期:2024-10-22 公开号:CN114550798A 申请号:CN202210111263.4一种硬盘压力测试方法、系统、设备以及介质
- 申请号:CN202210111263.4
- 公开号:CN114550798A
- 公开日期:2024-10-22
- 申请人:苏州浪潮智能科技有限公司
本发明公开了一种硬盘压力测试方法,包括步骤:获取缩小比例和预留空间比例,并根据两个比例确定用户容量以及NAND容量以基于用户容量和NAND容量确定存储空间;根据测试参数、用户容量和NAND容量计算期望写带宽;向存储空间写入数据并检测实际的写带宽;响应于实际的写带宽大于期望写带宽,利用实际的写带宽和期望写带宽计算写时间占比;响应于写时间占比大于阈值,利用当前写入的数据、预期写放大、用户容量和预留空间比例计算预期PE值;检测实际的PE值并与预期PE值比较以调整预留空间比例直到两者误差小于阈值,从而利用缩小比例和调整后的预留空间确定待测试的硬盘中进行压力测试的存储空间。本发明还公开了一种系统、计算机设备以及可读存储介质。- 发布时间:2023-05-12 11:33:52
- 1
-
存储器阵列及存内计算电路 公开日期:2024-10-18 公开号:CN117809701A 申请号:CN202311662692.1存储器阵列及存内计算电路
- 申请号:CN202311662692.1
- 公开号:CN117809701A
- 公开日期:2024-10-18
- 申请人:北京大学
本发明提供一种存储器阵列及存内计算电路,其中的存储器阵列包括呈阵列分布的存储单元,存储单元包括互补的第一存储结构和第二存储结构;其中,第一存储结构包括第一晶体管以及连接在第一晶体管的漏极上的第一存储器;第二存储结构包括第二晶体管以及连接在第二晶体管的漏极上的第二存储器;第一存储结构和第二存储结构之间相互隔离,且第一存储结构和第二存储结构呈中心对称。利用上述发明能够在晶体管栅宽/栅长(W/L)较小的情况下,消除存储器阵列非对称权重读取问题。- 发布时间:2024-04-04 07:18:53
- 1
-
计算系统与计算方法 公开日期:2024-10-18 公开号:CN116504285A 申请号:CN202210054486.1计算系统与计算方法
- 申请号:CN202210054486.1
- 公开号:CN116504285A
- 公开日期:2024-10-18
- 申请人:浙江力德仪器有限公司
本发明公开了一种计算系统以及一种使用该系统进行计算的方法。主要解决现有技术输入电路和阵列间的耦合,以及阵列存储器位元间的耦合问题。其实现方式是,构造存储器中和对应输入的字线其所相连的存储器位元中数据加和为常数,或者特殊地,构造互补的存储器位元。本发明实现了复杂模拟电路系统中的子系统解耦合,可以降低设计难度,提高系统的可靠性,易用性和效率,可应用于存算一体化的大规模模拟计算系统中。- 发布时间:2023-07-30 07:13:36
- 1
-
具有垂直结构的存储器装置 公开日期:2024-10-18 公开号:CN113838506A 申请号:CN202110188578.4具有垂直结构的存储器装置
- 申请号:CN202110188578.4
- 公开号:CN113838506A
- 公开日期:2024-10-18
- 申请人:爱思开海力士有限公司
本申请涉及具有垂直结构的存储器装置。一种存储器装置包括:单元晶圆,其包括存储器单元阵列;第一逻辑晶圆,其结合到单元晶圆的一个表面,并且包括控制存储器单元阵列的第一逻辑电路;以及第二逻辑晶圆,其结合到单元晶圆的背离所述一个表面的另一表面,并且包括控制存储器单元阵列的第二逻辑电路。- 发布时间:2023-07-06 11:04:08
- 1
-
可调性媒体管理 公开日期:2024-10-18 公开号:CN113808647A 申请号:CN202110652930.5可调性媒体管理
- 申请号:CN202110652930.5
- 公开号:CN113808647A
- 公开日期:2024-10-18
- 申请人:美光科技公司
本申请案是针对可调性媒体管理。可以第一速率执行媒体管理操作。在所述媒体管理操作期间,可以所述第一速率将无效数据从第一存储器单元块移动到第二存储器单元块,以释放所述第一块中的空间。基于所述存储器装置的一或多个条件,可将执行所述媒体管理操作的所述速率调整到第二速率。举例来说,可基于对所述存储器装置执行的存取操作的数量降低所述速率。无效数据可继续以所述第二速率从所述第一存储器单元块移动到所述第二存储器单元块。- 发布时间:2023-07-05 07:16:08
- 1
-
磁头驱动臂组合及其制造方法以及磁盘驱动器 公开日期:2024-10-18 公开号:CN113450833A 申请号:CN202010211931.1磁头驱动臂组合及其制造方法以及磁盘驱动器
- 申请号:CN202010211931.1
- 公开号:CN113450833A
- 公开日期:2024-10-18
- 申请人:东莞新科技术研究开发有限公司
本发明公开一种用于磁盘驱动器的磁头驱动臂组合,包括一磁头折片组合、与所述磁头折片组合相连的驱动臂、与所述驱动臂相连的音圈塑封件及轴承。所述音圈塑封件上设有轴承安装孔,所述轴承穿过所述音圈塑封件的轴承安装孔,所述轴承与所述轴承安装孔的内壁通过粘结剂粘结而固定轴承于轴承安装孔中。所述驱动臂是单独的元件,所述驱动臂与所述音圈塑封件及所述磁头折片组合分别通过粘结剂粘结连接。本发明解决了现有磁头驱动臂组合的厚度过高以及装配过程中容易对部件造成变形,从而影响性能的问题,还解决了制造工艺复杂,从而使制造成本高的问题。本发明同时还提供了具有所述磁头驱动臂组合的磁盘驱动器以及所述磁头驱动臂组合的制造方法。- 发布时间:2023-06-23 08:24:42
- 1
-
电荷俘获存储器件 公开日期:2024-10-18 公开号:CN113284536A 申请号:CN202110128976.7电荷俘获存储器件
- 申请号:CN202110128976.7
- 公开号:CN113284536A
- 公开日期:2024-10-18
- 申请人:格芯(美国)集成电路科技有限公司
本公开一般地涉及半导体结构,更具体地涉及电荷俘获存储器件及制造和操作的方法。该半导体存储器包括:电荷俘获晶体管,其包括栅极结构、源极区和漏极区;以及自加热电路,其在电荷俘获晶体管的源极区和漏极区之间选择性地施加交替的偏置方向,以提供电荷俘获晶体管的擦除操作或编程操作。- 发布时间:2023-06-18 07:07:26
- 1