物理
下拉
最新专利
-
一种DDR5高频测试弹片 公开日期:2024-04-12 公开号:CN220773976U 申请号:CN202322261442.9一种DDR5高频测试弹片
- 申请号:CN202322261442.9
- 公开号:CN220773976U
- 公开日期:2024-04-12
- 申请人:深圳市斯纳达科技有限公司
本实用新型提供了一种DDR5高频测试弹片,包括测试组件,所述测试组件包括PCB板、连接板、插槽、多个薄型片状腔体、四个定位柱、高频弹片、两个安装槽、两个弹性摆动臂。本实用新型内存条插入高频弹片之间,内存条的两侧金属接触点与高频弹片上接触点接触,高频弹片上接触点往后变形压缩,高频弹片同时对PCB板和内存条产生稳定压力,保证稳定接触,起到稳定导通的作用,测试完成后,一旦取走内存条,弹性摆动臂压力会释放,恢复原状,高频弹片采用一体化设计,高频弹片壁厚均匀,信号传输段无分叉点,信号频率能达到9.2GHz(@‑3dB),有相对较大的横截面,测试阻抗小,高频弹片上接触点与下接触点距离短,有利于高频信号的传输,减少损耗。- 发布时间:2024-04-16 07:38:46
- 0
-
一种带有收纳功能的便携移动硬盘 公开日期:2024-04-12 公开号:CN220773973U 申请号:CN202321614175.2一种带有收纳功能的便携移动硬盘
- 申请号:CN202321614175.2
- 公开号:CN220773973U
- 公开日期:2024-04-12
- 申请人:唐锐豪
本实用新型的名称是一种带有收纳功能的便携移动硬盘,包括移动硬盘和拎手部分,所述移动硬盘为常规移动硬盘,一般由外壳和内芯组成,在移动硬盘的顶端侧面设有两个连接块,分别位于移动硬盘顶端的左右两侧,连接块上设有通孔,通孔上固定有拎手部分;所述拎手部分为[形结构,拎手部分的两个竖端下方分别设有通孔,横端为带扣盖的长方形盒体结构,可以将数据线进行收纳,拎手部分的两个竖端下方设有的通孔与连接块上设有的通孔相吻合,可以使用螺栓和螺母进行固定。本实用新型在移动硬盘上设有拎手部分,且拎手部分可以对数据线进行收纳,方便人们的拿取和使用,满足人们的需求。- 发布时间:2024-04-16 07:34:40
- 0
-
一种带有收纳功能的移动硬盘 公开日期:2024-04-12 公开号:CN220773972U 申请号:CN202321607758.2一种带有收纳功能的移动硬盘
- 申请号:CN202321607758.2
- 公开号:CN220773972U
- 公开日期:2024-04-12
- 申请人:钟子茉
本实用新型的名称是一种带有收纳功能的移动硬盘,涉及一种移动硬盘,包括移动硬盘本体和固定部分,所述移动硬盘本体为现有市面上常规移动硬盘,移动硬盘本体的背面上胶合设有固定部分,所述固定部分为上方开口的中空长方体结构的防水布料,且开口处前后对应的位置上分别缝制设有长方形结构的魔术贴毛面和长方形结构的魔术贴勾面,使开口内能够粘贴闭合。本实用新型能够将数据线收纳在移动硬盘上,从而避免使用时单独寻找数据线的情况发生。- 发布时间:2024-04-16 07:34:39
- 0
-
一种带有收纳装置的移动硬盘盒 公开日期:2024-04-12 公开号:CN220773971U 申请号:CN202321606264.2一种带有收纳装置的移动硬盘盒
- 申请号:CN202321606264.2
- 公开号:CN220773971U
- 公开日期:2024-04-12
- 申请人:邹沛文
本实用新型的名称是一种带有收纳装置的移动硬盘盒,涉及一种移动硬盘盒,包括硬盘盒和抓握带,所述硬盘盒为一个整体件,硬盘盒为长方形结构,上方开口,硬盘盒的上下表面均匀的设有长条通孔,每个通孔的间距为1.5厘米左右,在每个间距的内部下方使用强力胶粘有防震海绵;在开口的下方的边缘处设有一个凸起,凸起上设有孔洞,凸起与硬盘盒为一体成型设计,是一个整体件;所述抓握带为尼龙绳材质,上表面缝合魔术贴的毛面,其中一端使用强力胶粘合在硬盘盒的下方,另一端下方缝有魔术贴的勾面,缝有魔术贴勾面的一端可以穿过凸起上的孔洞,并粘合在毛面上。本实用新型在保护盒上设有可以抓握的装置,防止移动硬盘掉落。- 发布时间:2024-04-16 07:34:39
- 0
-
存储器器件及其操作方法 公开日期:2024-04-12 公开号:CN113488090A 申请号:CN202110679043.7存储器器件及其操作方法
- 申请号:CN202110679043.7
- 公开号:CN113488090A
- 公开日期:2024-04-12
- 申请人:台湾积体电路制造股份有限公司
公开了一种存储器器件,包括多个磁阻随机存取存储器单元,该等磁阻随机存取存储器单元包括第一一次性可编程磁阻随机存取存储器单元。第一一次性可编程选择晶体管连接至第一一次性可编程磁阻随机存取存储器单元。该第一一次性可编程选择晶体管被配置为选择性地向第一一次性可编程磁阻随机存取存储器单元施加击穿电流以将第一一次性可编程磁阻随机存取存储器单元写入成击穿状态。本发明的实施例还公开了一种操作存储器器件的方法。- 发布时间:2024-04-16 07:33:13
- 0
-
半导体存储装置以及错误检测纠正相关信息的读出方法 公开日期:2024-04-12 公开号:CN113674794A 申请号:CN202110431154.6半导体存储装置以及错误检测纠正相关信息的读出方法
- 申请号:CN202110431154.6
- 公开号:CN113674794A
- 公开日期:2024-04-12
- 申请人:华邦电子股份有限公司
本发明提供一种半导体存储装置以及错误检测纠正相关信息的读出方法,其可输出与在连续读出动作中进行了错误纠正的页相关的各种信息。本发明的NAND型的闪速存储器包括:存储单元阵列;连续读出部件,连续地读出存储单元阵列的页;错误检测纠正相关信息存储部(190),针对由连续读出部件连续读出的页,存储由错误检测纠正电路(130)进行了错误纠正的的页相关的错误检测纠正相关信息;以及输出部件,响应于连续读出动作后的读出命令,输出错误检测纠正相关信息存储部(190)中所存储的错误检测纠正相关信息。- 发布时间:2024-04-16 07:33:11
- 0
-
半导体集成电路及半导体存储装置 公开日期:2024-04-12 公开号:CN113658621A 申请号:CN202110074377.1半导体集成电路及半导体存储装置
- 申请号:CN202110074377.1
- 公开号:CN113658621A
- 公开日期:2024-04-12
- 申请人:铠侠股份有限公司
本发明的一实施方式提供一种能够将数据信号从输入电路恰当地传送到后段电路的半导体集成电路及半导体存储装置。根据一实施方式,提供一种具有输入电路的半导体集成电路。输入电路具有第1放大器及第2放大器。第2放大器电连接于第1放大器。第2放大器具有第1晶体管、第2晶体管、第3晶体管、第4晶体管及时间常数附加电路。第1晶体管的栅极电连接于第1放大器的第1节点。第2晶体管的栅极电连接于第1放大器的第2节点。第3晶体管配置在第1晶体管的漏极侧。第4晶体管配置在第2晶体管的漏极侧。时间常数附加电路电连接于第3晶体管的栅极与第3晶体管的漏极及第4晶体管的栅极之间。- 发布时间:2024-04-16 07:33:10
- 0
-
半导体存储装置 公开日期:2024-04-12 公开号:CN113555052A 申请号:CN202110047552.8半导体存储装置
- 申请号:CN202110047552.8
- 公开号:CN113555052A
- 公开日期:2024-04-12
- 申请人:铠侠股份有限公司
实施方式提供一种能够抑制写入动作的性能劣化且执行插入动作的半导体存储装置。一实施方式的半导体存储装置具备:存储单元,连接于字线;以及控制电路,构成为执行反复进行编程循环的写入动作,所述编程循环包括将编程电压施加于字线的编程动作、及接在编程动作之后继续进行的验证动作。控制电路构成为,在写入动作中,每反复进行一次编程循环,便使编程电压上升第1量,在使写入动作中断的情况下,在重新开始写入动作后第n次(n为1以上的整数)为止的编程动作中,将第1量变更为第2量,所述第2量是小于第1量的正数。- 发布时间:2024-04-16 07:33:10
- 1
-
半导体器件以及使用该半导体器件的刷新方法 公开日期:2024-04-12 公开号:CN113555049A 申请号:CN202010876447.0半导体器件以及使用该半导体器件的刷新方法
- 申请号:CN202010876447.0
- 公开号:CN113555049A
- 公开日期:2024-04-12
- 申请人:爱思开海力士有限公司
本申请公开了半导体器件以及使用该半导体器件的刷新方法。一种半导体器件包括外围电路和核心电路。外围电路被配置为进入基于命令而执行智能刷新操作的智能刷新模式。外围电路在所述智能刷新模式下从目标地址信号产生锁存地址信号,以通过全局输入/输出(I/O)线来输出锁存地址信号。核心电路对锁存地址信号执行加法运算和减法运算以产生第一内部地址信号和第二内部地址信号。核心电路基于第一内部地址信号和第二内部地址信号来对第一存储体和第二存储体执行智能刷新操作。- 发布时间:2024-04-16 07:33:05
- 0
-
存储器装置的测试方法 公开日期:2024-04-12 公开号:CN113517018A 申请号:CN202010279779.0存储器装置的测试方法
- 申请号:CN202010279779.0
- 公开号:CN113517018A
- 公开日期:2024-04-12
- 申请人:华邦电子股份有限公司
本发明提供一种存储器装置的测试方法,可降低测试的错误覆盖率。内存装置的测试方法包括:关闭存储器装置的备援功能,并对第一存储单元数组写入第一数据;启动存储器装置的备援功能,并对第二存储单元数组写入第二数据,其中第一数据与第二数据互补;依据边界条件,对非易失存储区块读取备援信息,基于备援信息,读取第二存储单元数组以获得第一读取数据;以及依据比较第二数据与第一读取数据以产生第一测试结果。其中,第二存储单元数组包括第一存储单元数组的部分存储单元以及至少一备援存储单元。- 发布时间:2024-04-16 07:32:49
- 0