最新专利

• 数据储存装置以及参数改写方法 公开日期：2024-10-18 公开号：CN112992231A 申请号：CN202110181275.X
  发明 数据储存装置以及参数改写方法

  • 申请号：CN202110181275.X
  • 公开号：CN112992231A
  • 公开日期：2024-10-18
  • 申请人：慧荣科技股份有限公司

  本发明提供一种数据储存装置以及参数改写方法。数据储存装置包括一快闪存储器以及一控制器。快闪存储器用以储存一固件，其中固件具有多个模式页面设定，并且每一模式页面设定包括多个模式参数。控制器自一主机接收用以改写模式页面设定中的一第一模式页面设定的一数据输出讯息，根据数据输出讯息判断数据输出讯息是否会改变第一模式页面设定中不可改写的模式参数，其中当数据输出讯息会改变第一模式页面设定中不可改写的模式参数时，控制器回传相应于失败的一UPIU回复讯息至主机。

  发布时间：2023-06-11 13:28:56

  0

• 计算系统与计算方法 公开日期：2024-10-18 公开号：CN116504285A 申请号：CN202210054486.1
  发明 计算系统与计算方法

  • 申请号：CN202210054486.1
  • 公开号：CN116504285A
  • 公开日期：2024-10-18
  • 申请人：浙江力德仪器有限公司

  本发明公开了一种计算系统以及一种使用该系统进行计算的方法。主要解决现有技术输入电路和阵列间的耦合，以及阵列存储器位元间的耦合问题。其实现方式是，构造存储器中和对应输入的字线其所相连的存储器位元中数据加和为常数，或者特殊地，构造互补的存储器位元。本发明实现了复杂模拟电路系统中的子系统解耦合，可以降低设计难度，提高系统的可靠性，易用性和效率，可应用于存算一体化的大规模模拟计算系统中。

  发布时间：2023-07-30 07:13:36

  1

• 磁头驱动臂组合及其制造方法以及磁盘驱动器 公开日期：2024-10-18 公开号：CN113450833A 申请号：CN202010211931.1
  发明 磁头驱动臂组合及其制造方法以及磁盘驱动器

  • 申请号：CN202010211931.1
  • 公开号：CN113450833A
  • 公开日期：2024-10-18
  • 申请人：东莞新科技术研究开发有限公司

  本发明公开一种用于磁盘驱动器的磁头驱动臂组合，包括一磁头折片组合、与所述磁头折片组合相连的驱动臂、与所述驱动臂相连的音圈塑封件及轴承。所述音圈塑封件上设有轴承安装孔，所述轴承穿过所述音圈塑封件的轴承安装孔，所述轴承与所述轴承安装孔的内壁通过粘结剂粘结而固定轴承于轴承安装孔中。所述驱动臂是单独的元件，所述驱动臂与所述音圈塑封件及所述磁头折片组合分别通过粘结剂粘结连接。本发明解决了现有磁头驱动臂组合的厚度过高以及装配过程中容易对部件造成变形，从而影响性能的问题，还解决了制造工艺复杂，从而使制造成本高的问题。本发明同时还提供了具有所述磁头驱动臂组合的磁盘驱动器以及所述磁头驱动臂组合的制造方法。

  发布时间：2023-06-23 08:24:42

  1

• 电荷俘获存储器件 公开日期：2024-10-18 公开号：CN113284536A 申请号：CN202110128976.7
  发明 电荷俘获存储器件

  • 申请号：CN202110128976.7
  • 公开号：CN113284536A
  • 公开日期：2024-10-18
  • 申请人：格芯（美国）集成电路科技有限公司

  本公开一般地涉及半导体结构，更具体地涉及电荷俘获存储器件及制造和操作的方法。该半导体存储器包括：电荷俘获晶体管，其包括栅极结构、源极区和漏极区；以及自加热电路，其在电荷俘获晶体管的源极区和漏极区之间选择性地施加交替的偏置方向，以提供电荷俘获晶体管的擦除操作或编程操作。

  发布时间：2023-06-18 07:07:26

  1

• 具有垂直结构的存储器装置 公开日期：2024-10-18 公开号：CN113838506A 申请号：CN202110188578.4
  发明 具有垂直结构的存储器装置

  • 申请号：CN202110188578.4
  • 公开号：CN113838506A
  • 公开日期：2024-10-18
  • 申请人：爱思开海力士有限公司

  本申请涉及具有垂直结构的存储器装置。一种存储器装置包括：单元晶圆，其包括存储器单元阵列；第一逻辑晶圆，其结合到单元晶圆的一个表面，并且包括控制存储器单元阵列的第一逻辑电路；以及第二逻辑晶圆，其结合到单元晶圆的背离所述一个表面的另一表面，并且包括控制存储器单元阵列的第二逻辑电路。

  发布时间：2023-07-06 11:04:08

  1

• 存储器、存储装置、集成电路、无线电器件和设备 公开日期：2024-10-18 公开号：CN112233716A 申请号：CN202011033432.4
  发明 存储器、存储装置、集成电路、无线电器件和设备

  • 申请号：CN202011033432.4
  • 公开号：CN112233716A
  • 公开日期：2024-10-18
  • 申请人：加特兰微电子科技（上海）有限公司

  本申请提供一种存储器、存储装置、集成电路、无线电器件和设备。可将产品信息存入存储器的第一存储单元的若干个第一存储元中，并将这些第一存储元对应的第二存储元中存储的数据编码设为预设编码，这样，存有产品信息的上述若干个第一存储元便会处于写保护状态，这样就防止了已经存入该第一存储元的产品信息被人为二次改写的问题。同样的，可将机密信息存入第一存储单元的若干第一存储元中，并将这些第一存储元对应的第二存储元中存储的数据编码设为预设编码，存有机密信息的上述若干个第一存储元便会处于读保护状态，从而可解决存入该第一存储元的机密信息被外部的程序接触而导致的泄露的问题。

  发布时间：2023-05-25 12:24:21

  0

• DRAM测试方法、装置、可读存储介质及电子设备 公开日期：2024-10-18 公开号：CN112331256A 申请号：CN202011267707.0
  发明 DRAM测试方法、装置、可读存储介质及电子设备

  • 申请号：CN202011267707.0
  • 公开号：CN112331256A
  • 公开日期：2024-10-18
  • 申请人：深圳佰维存储科技股份有限公司

  本发明公开一种DRAM测试方法、装置、可读存储介质及电子设备，通过对待测试的DRAM进行两轮测试，对已写入预设测试数据的所有存储单元进行环绕访问，在环绕访问过程中得到比较结果，通过两轮测试的比较结果得到最终测试结果，相对于现有技术中通过突发读写模式进行的内存测试，难以检测到多存储单元故障，本发明能够覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使桥接故障和耦合故障等多存储单元故障得到激发，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。

  发布时间：2023-05-28 13:09:46

  0

• 半导体装置 公开日期：2024-10-15 公开号：CN113948117A 申请号：CN202010689669.1
  发明 半导体装置

  • 申请号：CN202010689669.1
  • 公开号：CN113948117A
  • 公开日期：2024-10-15
  • 申请人：长鑫存储技术有限公司

  本发明提供一种半导体装置，其包括多个存储芯片、温度检测模块，所述温度检测模块包括：多个温度检测单元，多个所述温度检测单元设置在至少部分所述存储芯片上，以检测至少部分所述存储芯片的温度；处理单元，多个所述温度检测单元共用所述处理单元，所述处理单元用以对至少一所述温度检测单元的信号进行处理。本发明利用温度检测模块检测存储芯片的温度，温度检测模块检测的温度为存储芯片的启动及运行提供参考，从而避免存储芯片在低温下启动及运行，缩短写入时间，提高存储芯片写入的稳定性。另外，本发明温度检测模块电路结构简单，易于实现，温度检测单元共用处理单元，使得温度检测模块占用面积小，不会对存储芯片有效面积产生影响。

  发布时间：2023-04-23 09:11:15

  0

• 防止存储单元数据遗失的方法 公开日期：2024-10-15 公开号：CN114464222A 申请号：CN201610852334.0
  发明 防止存储单元数据遗失的方法

  • 申请号：CN201610852334.0
  • 公开号：CN114464222A
  • 公开日期：2024-10-15
  • 申请人：禾瑞亚科技股份有限公司

  本发明为有关一种防止存储单元数据遗失的方法，该存储单元的晶体管于半导体基底上成型源极、漏极与通道，且通道上成型隧穿氧化层、浮置栅极、隧穿氧化层及控制栅极，而先对浮置栅极进行清除作业，并使用微弱电场，将少许电子注入浮置栅极内部，供浮置栅极内部保持少许电子，并导通源极与漏极间的通道，且浮置栅极内部少许电子与二侧隧穿氧化层内部电子形成相互排斥，避免电子累积在二侧隧穿氧化层内，可正常读取浮置栅极内部数据，利用正常写入电场对浮置栅极注入正常电子，阻止源极与漏极间的通道导通，则可将数据写入浮置栅极内。

  发布时间：2023-05-09 11:38:08

  0

• 用于半导体器件的编程方法及半导体器件 公开日期：2024-10-15 公开号：CN113889170A 申请号：CN202111181318.0
  发明 用于半导体器件的编程方法及半导体器件

  • 申请号：CN202111181318.0
  • 公开号：CN113889170A
  • 公开日期：2024-10-15
  • 申请人：长江存储科技有限责任公司

  本发明公开了一种用于半导体器件的编程方法及半导体器件。所述半导体器件包括存储串，所述存储串包括依次堆叠设置的多个第一存储单元和第一虚设单元，每个所述第一存储单元与一个字线对应连接，所述第一虚设单元的栅极与第一虚设字线连接；所述方法包括：在预充电阶段，向所述多个第一存储单元中的已编程存储单元对应的字线输入预充电电压，所述已编程存储单元为所述多个第一存储单元中的待编程存储单元与所述第一虚设单元之间的存储单元；在编程阶段，向所述待编程存储单元对应的字线输入编程电压。本发明实施例能够降低编程干扰，且提高升压电势。

  发布时间：2023-04-22 08:51:52

  0