最新专利
-
基于半自动射频匹配器的匹配方法、装置、设备及介质 公开日期:2024-04-16 公开号:CN117713733A 申请号:CN202410158491.6基于半自动射频匹配器的匹配方法、装置、设备及介质
- 申请号:CN202410158491.6
- 公开号:CN117713733A
- 公开日期:2024-04-16
- 申请人:深圳市广能达半导体科技有限公司
本发明涉及阻抗匹配技术领域,揭露一种基于半自动射频匹配器的匹配方法,包括:构建工作电路,并获取射频匹配器中负载电容和谐调电容的初始占比;读取工作电路的反射值,并通过调节初始占比,使得反射值为零值时,记录谐调电容占比;保持谐调电容占比,通过调节负载电容对应的电机,得到负载电容占比,重新读取反射值,得到当前反射值;基于反射调节值和当前反射值调整电机的转速;记录上次反射值,并根据上次反射值和当前反射值调整电机的转动方向;当当前反射值小于或等于预设停止值时,令电机停止转动,得到标准负载电容占比。本发明还提出一种基于半自动射频匹配器的匹配装置、设备及存储介质。本发明可以提升射频系统的效率。- 发布时间:2024-03-18 08:02:56
- 0
-
一种应用于高速模数转换器的开环残差放大器电路 公开日期:2024-04-16 公开号:CN117691956A 申请号:CN202410132601.1一种应用于高速模数转换器的开环残差放大器电路
- 申请号:CN202410132601.1
- 公开号:CN117691956A
- 公开日期:2024-04-16
- 申请人:成都铭科思微电子技术有限责任公司
本发明公开了一种应用于高速模数转换器的开环残差放大器电路,包括负载尾电流电路、差分输入电路、复位电路、反相器,所述负载尾电流电路与复位电路皆连接电源VDD,负载尾电流电路与差分输入电路相连接,复位电路与差分输入电路相连接,反相器连接差分输入电路,在复位电路与差分输入电路相连接的节点上连接有负载,采用开环残差放大器,开环增益即为残差放大器的放大倍数,不需要设计很高的开环增益,降低了电路设计难度。- 发布时间:2024-03-18 07:30:44
- 0
-
一种宽输入电压范围的电感电流采样放大电路 公开日期:2024-04-16 公开号:CN117650761A 申请号:CN202410113152.6一种宽输入电压范围的电感电流采样放大电路
- 申请号:CN202410113152.6
- 公开号:CN117650761A
- 公开日期:2024-04-16
- 申请人:杭州芯正微电子有限公司
本发明公开了一种宽输入电压范围的电感电流采样放大电路,涉及模拟集成电路技术领域,该电路包括:低压输入采样电路、高压输入采样电路、比较器COMP1和比较器COMP2,比较器COMP1正端输入信号为参考电压VREF,比较器COMP1负端输入信号为输入电压VP,COMP1输出端分别与低压输入采样电路和高压输入采样电路一端连接,低压输入采样电路和高压输入采样电路另一端均与比较器COMP2输入端连接,COMP2输出端用于输出VOUT信号,COMP1基于参考电压VREF和输入电压VP的大小,启动低压输入采样电路或高压输入采样电路。本发明用于开关电源的电感电流采样放大,通过复合比较器的输入结构可以实现输入范围从0到电源电压,能适用于各类需要宽输入范围的电源管理芯片中,具有很强的通用性。- 发布时间:2024-03-11 07:14:22
- 0
-
多通道脉冲同步方法、电子设备 公开日期:2024-04-16 公开号:CN117614421A 申请号:CN202410093228.3多通道脉冲同步方法、电子设备
- 申请号:CN202410093228.3
- 公开号:CN117614421A
- 公开日期:2024-04-16
- 申请人:国仪量子技术(合肥)股份有限公司
本发明公开了一种多通道脉冲同步方法、电子设备。其中,方法包括:获取多个通道的设计脉冲时序,并获取各通道的电平控制开关延时差,以及各通道的整体延时与最小整体延时之间的整体延时差,其中,最小整体延时为整体延时最短的通道的整体延时;针对每个通道,根据该通道的电平控制开关延时差和设计脉冲时序,得到该通道的开关延迟补偿序列,并根据该通道的电平控制开关延时差、整体延时差和设计脉冲时序,得到该通道的门套延迟序列;根据门套延迟序列调整对应的开关延迟补偿序列,以使多个通道同步播放脉冲时序。该方法,可以降低成本并提高可靠性。- 发布时间:2024-03-02 08:01:55
- 0
-
一种逐次逼近模数转换器和方法 公开日期:2024-04-16 公开号:CN117614452A 申请号:CN202410085673.5一种逐次逼近模数转换器和方法
- 申请号:CN202410085673.5
- 公开号:CN117614452A
- 公开日期:2024-04-16
- 申请人:苏州领慧立芯科技有限公司
本发明涉及模数转换技术领域,具体公开一种逐次逼近模数转换器和方法,该转换器包括主ADC、辅助ADC和数字处理单元:主ADC、辅助ADC共同接收模拟差分信号;主ADC、辅助ADC的数字信号输出端口分别与数字处理单元的输入端口电连接;辅助ADC还设置有共模电压输入端口,且共模电压为参考电压的一半;数字处理单元设置有转换信号输出端口;主ADC还设置有高位数字输入端口,高位数字输入端口与辅助ADC的数字信号输出端口电连接。本发明的转换器保证了正负输入电压都是相对于平均电压比较量化的结果,转换结果里面包含共模电压的信息,避免了只比较正负输入电压的相对值,丢失共模电压的问题,提高了采样精度。- 发布时间:2024-03-02 08:01:37
- 0
-
一种锁相环电路、系统及锁相环锁定时间的确定方法 公开日期:2024-04-16 公开号:CN117595862A 申请号:CN202410078580.X一种锁相环电路、系统及锁相环锁定时间的确定方法
- 申请号:CN202410078580.X
- 公开号:CN117595862A
- 公开日期:2024-04-16
- 申请人:山东云海国创云计算装备产业创新中心有限公司
本发明公开了一种锁相环电路、系统及锁相环锁定时间的确定方法,涉及集成电路测试技术领域。时钟发生器与时钟缓冲器连接,用于获取当前调制深度对应的时钟信号;时钟缓冲器与锁相环插件连接;控制器分别与时钟缓冲器和锁相环插件连接。本发明通过控制器抓取信号以得到精准的第一时间和第二时间,相对于当前的人为抓取时间确定的PLL锁定时间,避免出现偏差,提高抓取信号的精准性和后续评估锁定能力的准确性,减少延时时间,提高抓取效率。另外,不同调制深度下对应的不同的预设锁定场景,使得本发明覆盖的锁定场景全面化,保证电路系统正常。- 发布时间:2024-03-02 07:40:39
- 0
-
跨时钟域脉冲同步电路、芯片及计算机设备 公开日期:2024-04-16 公开号:CN117595841A 申请号:CN202410072429.5跨时钟域脉冲同步电路、芯片及计算机设备
- 申请号:CN202410072429.5
- 公开号:CN117595841A
- 公开日期:2024-04-16
- 申请人:苏州萨沙迈半导体有限公司|||合肥智芯半导体有限公司|||上海萨沙迈半导体有限公司|||天津智芯半导体科技有限公司
本发明公开了一种跨时钟域脉冲同步电路、芯片及计算机设备,该电路中脉冲捕获电路响应于源时钟域提供的第一异步脉冲,通过第一逻辑电路向脉冲同步电路输出第一复位信号;脉冲同步电路响应于第一复位信号通过第二逻辑电路向脉冲捕获电路输出第二复位信号。脉冲捕获电路还响应于第二复位信号通过第一逻辑电路向脉冲同步电路输出第一复位解除信号;脉冲同步电路还响应于第一复位解除信号输出同步脉冲。由此实现将不同时钟域的信号做同步处理,避免亚稳态的问题。且由于脉冲捕获电路的时钟端与源时钟域的输出端连接,因此脉冲捕获电路可以快速响应于源时钟域提供的第一异步脉冲,提高了第一异步脉冲的同步速度。- 发布时间:2024-03-02 07:40:22
- 0
-
一种BAW滤波器晶圆级封装方法 公开日期:2024-04-16 公开号:CN117579015A 申请号:CN202410066659.0一种BAW滤波器晶圆级封装方法
- 申请号:CN202410066659.0
- 公开号:CN117579015A
- 公开日期:2024-04-16
- 申请人:深圳新声半导体有限公司
本申请公开了一种BAW滤波器晶圆级封装方法,该方法包括:将提供的第一BAW晶圆的第一表面和第二BAW晶圆的第一表面贴合后,进行晶圆级键合,对晶圆级键合后的BAW晶圆的第一表面进行刻蚀形成硅通孔,使晶圆级键合后的金属焊垫暴露出来,在BAW晶圆的第一表面的非硅通孔区域沉积金属种子层后,在硅通孔中电镀铜后,在形成的铜表面电镀凸点,形成晶圆级封装的BAW滤波器;电镀凸点的过程进行回流焊。其中,通过将作为发送端的第一BAW晶圆和作为接收端的第二BAW晶圆键合在一起,实现三维堆叠,使得占用的面积直接减小一半,便于芯片集成和使用,实现芯片小型化和轻量化。- 发布时间:2024-03-02 07:21:33
- 0
-
半导体结构及其形成方法 公开日期:2024-04-16 公开号:CN117579025A 申请号:CN202410010633.4半导体结构及其形成方法
- 申请号:CN202410010633.4
- 公开号:CN117579025A
- 公开日期:2024-04-16
- 申请人:常州承芯半导体有限公司
本发明提供一种半导体结构及其形成方法,其中半导体结构包括:压电层;位于所述压电层上的两个叉指换能器;位于两个所述叉指换能器之间的多个反射结构,其中,所述反射结构的形状、所述反射结构的尺寸及多个所述反射结构的排布三项中至少有两项是不规则的;从而提升反射结构的散射程度,使声表面波在反射过程经过多个不同的反射角,产生反相消除,达到进一步降低干扰的效果,提升最终形成半导体结构的性能。- 发布时间:2024-03-02 07:20:11
- 0
-
全数字时钟占空比调节电路和时钟占空比调节方法 公开日期:2024-04-16 公开号:CN117559973A 申请号:CN202311516706.9全数字时钟占空比调节电路和时钟占空比调节方法
- 申请号:CN202311516706.9
- 公开号:CN117559973A
- 公开日期:2024-04-16
- 申请人:上海奎芯集成电路设计有限公司
本发明提供一种全数字时钟占空比调节电路和时钟占空比调节方法,通过逻辑控制单元的校准模式,控制延迟单元以不同的延迟程度对脉冲信号进行信号延迟得到延迟脉冲信号,直至逻辑控制单元根据D触发器输出的输出信号确定延迟单元对应的当前延迟程度能将输入时钟信号延迟一个时钟周期,从而通过逻辑控制单元的占空比调节模式,根据延迟单元对应的当前延迟程度,确定占空比调节延迟程度,并控制延迟单元基于占空比调节延迟程度对输入时钟信号进行延迟,随后基于信号合成单元对输入时钟信号和延迟时钟信号进行信号合成,得到与输入时钟信号同周期且占空比为50%的输出时钟信号,提升了占空比的调节范围、缩短了设计周期间、提高了电路可移植性。- 发布时间:2024-02-15 07:48:39
- 0