最新专利

• 逻辑电路 公开日期：2024-09-06 公开号：CN113839665A 申请号：CN202011023284.8
  发明 逻辑电路

  • 申请号：CN202011023284.8
  • 公开号：CN113839665A
  • 公开日期：2024-09-06
  • 申请人：爱思开海力士有限公司

  一种逻辑电路包括第一上拉驱动电路，该第一上拉驱动电路被配置为基于第一输入信号来将第一反相输入信号驱动至电源电压，并且被配置为基于第一输入信号、第二输入信号和第三反相输入信号来将输出信号上拉。逻辑电路还包括第一下拉驱动电路，该第一下拉驱动电路被配置为基于第三输入信号来将第三反相输入信号驱动至接地电压，并且被配置为基于第一反相输入信号、第二输入信号和第三输入信号来将输出信号下拉。

  发布时间：2023-07-06 11:03:30

  1

• 一种四通道时间交织结构的ADC及其工作原理 公开日期：2024-09-06 公开号：CN113691259A 申请号：CN202110991914.9
  发明 一种四通道时间交织结构的ADC及其工作原理

  • 申请号：CN202110991914.9
  • 公开号：CN113691259A
  • 公开日期：2024-09-06
  • 申请人：中山大学

  本发明公开了一种四通道时间交织结构的ADC及其工作原理，包括动态输入单元、时钟单元、ADC单元和输出单元，所述动态输入单元、时钟单元、ADC单元和输出单元之间两两相连，所述动态输入单元包括输入信号、时钟信号、第一D触发器、第二D触发器、鉴相器、动态输入驱动器、延时模块和第三D触发器，所述第一D触发器、第二D触发器和鉴相器依次连接，所述输入信号与动态输入驱动器连接，所述时钟信号分别与第一D触发器、动态输入驱动器、延时模块、输出单元连接，所述动态输入驱动器与ADC单元连接，所述第三D触发器与时钟单元连接。本发明能够在保证较低功耗的前提下，极大的提升了整体ADC的采样率。本发明可广泛应用于高速数模混合集成电路领域。

  发布时间：2023-07-01 07:07:17

  1

• 一种可控硅的触发电路、方法及负载控制电路 公开日期：2024-09-06 公开号：CN113437957A 申请号：CN202110796659.2
  发明 一种可控硅的触发电路、方法及负载控制电路

  • 申请号：CN202110796659.2
  • 公开号：CN113437957A
  • 公开日期：2024-09-06
  • 申请人：小熊电器股份有限公司|||佛山市小熊智能电器有限公司

  本发明提供了一种可控硅的触发电路、方法及负载控制电路，该电路包括：第一可控硅和第二可控硅，第一可控硅和第二可控硅的阳极和阴极分别电连接交流电的两极；第一可控硅的控制极电连接第一触发电路单元的一端,第一触发电路单元的另一端电连接第一温度检测电路单元的一端，第一温度检测电路单元的另一端用于电连接微控制器；第二可控硅的控制极电连接第二触发电路单元的一端,第二触发电路单元的另一端电连接第二温度检测电路单元的一端，第二温度检测电路单元的另一端用于电连接微控制器；根据温度检测电路单元的检测结果来确定导通可控硅。可见，本发明电路能够根据可控硅的实际温度来切换可控硅，从而可真正对可控硅进行保护。

  发布时间：2023-06-23 08:22:54

  1

• SAR ADC的定时方法 公开日期：2024-09-06 公开号：CN113315516A 申请号：CN202110216820.4
  发明 SAR ADC的定时方法

  • 申请号：CN202110216820.4
  • 公开号：CN113315516A
  • 公开日期：2024-09-06
  • 申请人：亚德诺半导体国际无限责任公司

  本公开涉及SAR ADC的定时方法。数据转换器电路，包括：定时电路，被配置为对所述数据转换器电路执行的转换阶段进行计时；电平转换器电路，被配置为接收与所述转换相关的控制信号，并且将所述控制信号的电平转换版本提供给所述数据转换器电路的一个或多个开关电路；和延时电路元件，包括在所述定时电路处为控制信号的过渡增加电路延迟的电平移位器电路的复制电路。

  发布时间：2023-06-23 07:14:27

  1

• 声表面波滤波器及其制备方法、射频前端芯片和移动终端 公开日期：2024-09-06 公开号：CN113273080A 申请号：CN201980088165.X
  PCT发明 声表面波滤波器及其制备方法、射频前端芯片和移动终端

  • 申请号：CN201980088165.X
  • 公开号：CN113273080A
  • 公开日期：2024-09-06
  • 申请人：华为技术有限公司

  一种声表面波滤波器及其制造方法，该滤波器相对设置的基底(10)和压电材料层(20)，其中，基底(10)和压电材料层(20)之间设置有空腔(30)；压电材料层(20)朝向基底(10)的表面上设置有叉指换能器(202)；叉指换能器(202)位于所述空腔(30)内。该空腔(30)内部可以为真空环境，也可以为气体环境。而声波在真空中不能传播，且相较于固体介质，声波在气体介质中的传播能力较低，所以，声波能量不容易通过空腔(30)从基底(10)泄露出去，因而，形成于基底(10)和压电材料层(20)之间的空腔(30)可以减少杂散模式的声波的存在，降低了声波能量从基底(10)泄露的可能，从而提高了SAW滤波器的Q值和插入损耗。此外，还公开了一种包含该声表面波滤波器的射频前端芯片和移动终端。

  发布时间：2023-06-17 07:21:42

  1

• 一种全数字自激环路 公开日期：2024-09-06 公开号：CN113162612A 申请号：CN202110400875.0
  发明 一种全数字自激环路

  • 申请号：CN202110400875.0
  • 公开号：CN113162612A
  • 公开日期：2024-09-06
  • 申请人：中国原子能科学研究院

  本发明公开了一种全数字自激电路，包括高频腔体、高频腔体输入端的发射机、高频腔体输出端的比较器、连接比较器输出端和发射机输入端从而构成全数字自激环路的FPGA；所述FPGA包括DDS、CPU、锁相环，该DDS用于使环路的频率与腔体的谐振频率保持一致，其输入端连接CPU和锁相环，输出端连接发射机；该CPU用于控制DDS的幅度和相位、以及控制锁相环选择时钟源，该锁相环用于给DDS提供时钟输入信号，其特征在于：该全数字自激电路采用DDS作为系统的信号源，具体为采用DDS的输出作为DDS的时钟输入，所述的发射机即为放大器，本发明把大家认为只能在他激环路中应用的DDS核心器件应用到自激环路中，而且实现方式非常简单,经过实验室测试成功,取得了预料不到的效果。

  发布时间：2023-06-15 07:20:16

  1

• 时钟门控电路及其操作方法 公开日期：2024-09-06 公开号：CN113141177A 申请号：CN202110057326.8
  发明 时钟门控电路及其操作方法

  • 申请号：CN202110057326.8
  • 公开号：CN113141177A
  • 公开日期：2024-09-06
  • 申请人：台湾积体电路制造股份有限公司

  一种时钟门控电路，包括NOR逻辑门、传输门、交叉耦合对的晶体管以及第一晶体管。NOR逻辑门耦合到第一节点，并接收第一使能信号和第二使能信号，并输出第一控制信号。传输门耦合在第一节点与第二节点之间，并接收第一控制信号、反相时钟输入信号和时钟输出信号。交叉耦合对的晶体管耦合在第二节点与输出节点之间，并接收至少第二控制信号。第一晶体管包括：被配置为接收反相时钟输入信号的第一栅极端子；耦合到输出节点的第一漏极端子；以及耦合到参考电源的第一源极端子。第一晶体管响应于反相时钟输入信号来调节时钟输出信号。本发明的实施例还涉及操作时钟门控电路的方法。

  发布时间：2023-06-14 13:05:59

  1

• 智能电子开关 公开日期：2024-09-06 公开号：CN112311369A 申请号：CN202010719356.6
  发明 智能电子开关

  • 申请号：CN202010719356.6
  • 公开号：CN112311369A
  • 公开日期：2024-09-06
  • 申请人：英飞凌科技股份有限公司

  本文描述了一种可用作电子熔丝的电路，例如，一种智能电子开关。根据一个实施例，该电路包括电子开关，其具有耦合在输出节点和电源节点之间的负载电流路径，并且被配置为根据驱动信号连接或断开输出节点和电源节点。此外，该电路包括监控电路，其被配置为接收表示通过负载电流路径的负载电流的电流感测信号，并且进一步被配置为基于电流感测信号、监控电路的状态和至少一个电线参数来确定保护信号。电线参数表征在操作期间连接至输出节点的电线，并且保护信号指示是否将输出节点与电源节点断开。此外，该电路包括保护电路，其连接至监控电路，并且被配置为将监控电路的状态存储在保护电路中包括的一个或多个寄存器中。

  发布时间：2023-05-28 12:41:58

  0

• 一种MOS工艺的功率放大器装置及系统 公开日期：2024-09-06 公开号：CN112234947A 申请号：CN202011002300.5
  发明 一种MOS工艺的功率放大器装置及系统

  • 申请号：CN202011002300.5
  • 公开号：CN112234947A
  • 公开日期：2024-09-06
  • 申请人：广州海格通信集团股份有限公司|||广州润芯信息技术有限公司

  本发明公开了一种MOS工艺的功率放大器装置，所述功率放大器装置包括主放大器和截断波产生器，其中，主放大器的输入端输入外部输入信号、输出端输出经过主放大器放大后的第一输出信号；主放大器的输入端与截断波产生器的输入端连接、输出端与截断波产生器的输出端连接；所述截断波产生器，用于根据系统发送的控制信号生成截断波信号，从而使得所述截断波信号中的干扰成分与第一输出信号的干扰成分抵消后输出到负载设备，进而提高功率放大器的OIP3指标。本发明具有结构简单、功耗低等特点。本发明还提供了一种MOS工艺的功率放大器系统。

  发布时间：2023-05-25 12:23:33

  0

• 缓冲器电路及其方法 公开日期：2024-09-06 公开号：CN112202441A 申请号：CN202010652833.1
  发明 缓冲器电路及其方法

  • 申请号：CN202010652833.1
  • 公开号：CN112202441A
  • 公开日期：2024-09-06
  • 申请人：台湾积体电路制造股份有限公司

  一种电路包括第一反相器和第二反相器。第一反相器耦合到输入端子。输入端子接收在第一电压域中变化的输入信号。第二反相器耦合在第一反相器和输出端子之间。第二反相器生成在第二电压域中变化的输出信号。第一反相器包括第一PMOS晶体管和第一NMOS晶体管。第一PMOS晶体管由从输入信号生成的第一输入跟踪信号偏置。第一输入跟踪信号在第三电压域中变化。第一NMOS晶体管由从输入信号生成的第二输入跟踪信号偏置。第二输入跟踪信号在第二电压域中变化。本公开的实施例还涉及缓冲器电路以及用于操作缓冲器电路的方法。

  发布时间：2023-05-24 13:33:32

  0