发明

基础芯片、存储系统以及半导体结构

2023-05-12 11:01:36 发布于四川 0
  • 申请专利号:CN202111275416.0
  • 公开(公告)日:2025-05-30
  • 公开(公告)号:CN116092566A
  • 申请人:长鑫存储技术有限公司
摘要:本公开实施例提供一种基础芯片、存储系统以及半导体结构,基础芯片包括:所述基础芯片被配置为,在写入阶段接收第一数据以及第一编码数据,第一编码数据为对第一数据进行第一错误校正码编码处理获得的,并对第一数据以及第一编码数据进行第二错误校正码编码处理以生成第二编码数据,在写入阶段向存储芯片传输第二数据,第二数据包括第一数据、第一编码数据以及第二编码数据;基础芯片还被配置为,在读取阶段接收来自存储芯片的第二数据并进行第一检错纠错处理,并在读取阶段传输第三数据,第三数据为进行第一检错纠错处理后的第一数据以及进行第一检错纠错处理后的第一编码数据。本公开实施例有利于提升存储系统的存储性能。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116092566 A (43)申请公布日 2023.05.09 (21)申请号 202111275416.0 (22)申请日 2021.10.29 (71)申请人 长鑫存储技术有限公司 地址 230601 安徽省合肥市经济技术开发 区空港工业园兴业大道388号 (72)发明人 寗树梁  (74)专利代理机构 上海晨皓知识产权代理事务 所(普通合伙) 31260 专利代理师 成丽杰 (51)Int.Cl. G11C 29/42 (2006.01) H01L 25/18 (2023.01) 权利要求书4页 说明书13页 附图5页 (54)发明名称 基础芯片、存储系统以及半导体结构 (57)摘要 本公开实施例提供一种基础芯片、存储系统 以及半导体结构,基础芯片包括 :所述基础芯片 被配置为,在写入阶段接收第一数据以及第一编 码数据,第一编码数据为对第一数据进行第一错 误校正码编码处理获得的,并对第一数据以及第 一编码数据进行第二错误校正码编码处理以生 成第二编码数据,在写入阶段向存储芯片传输第 二数据,第二数据包括第一数据、第一编码数据 以及第二编码数据;基础芯片还被配置为,在读 取阶段接收来自存储芯片的第二数据并进行第 一检错纠错处理,并在读取阶段传输第三数据, 第三数据为进行第一检错纠错处理后的第一数 A 据以及进行第一检错纠错处理后的第一编码数 6 据。本公开实施例有利于提升存储系统的存储性 6 5 2

最新专利