发明

存储运算电路

2023-05-06 10:06:21 发布于四川 0
  • 申请专利号:CN202111655724.6
  • 公开(公告)日:2025-07-04
  • 公开(公告)号:CN114333952A
  • 申请人:上海集成电路装备材料产业创新中心有限公司|||上海集成电路研发中心有限公司
摘要:本申请提供一种存储运算电路,包括第一芯片、第二芯片以及多个数据引脚。其中,第一芯片与第二芯片三维堆叠,多个数据引脚为第一芯片的数据引脚,以二维阵列的形式排布。第一芯片包括多个存储块,每个存储块包括多个存储单元。第二芯片包括多个与存储块一一对应的运算块,每个运算块包括读写电路以及与读写电路相连接的块内运算电路。本申请的存储运算电路,第一芯片与第二芯片三维堆叠,从而可以使数据引脚以二维阵列的形式排布,个数不再受限于存储器的边长,从而在一个读写周期内,可以读写并传输多于现有存储器内一行的数据参与运算,提高了带宽,进而提高了运算速度。

专利内容

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114333952 A (43)申请公布日 2022.04.12 (21)申请号 202111655724.6 (22)申请日 2021.12.30 (71)申请人 上海集成电路装备材料产业创新中 心有限公司 地址 201821 上海市嘉定区叶城路1288号6 幢JT2216室 申请人 上海集成电路研发中心有限公司 (72)发明人 郭令仪 李琛 段杰斌 余学儒  许博闻  (74)专利代理机构 北京同立钧成知识产权代理 有限公司 11205 代理人 张娜 臧建明 (51)Int.Cl. G11C 16/26 (2006.01) G11C 7/18 (2006.01) 权利要求书2页 说明书7页 附图4页 (54)发明名称 存储运算电路 (57)摘要 本申请提供一种存储运算电路,包括第一芯 片、第二芯片以及多个数据引脚。其中,第一芯片 与第二芯片三维堆叠,多个数据引脚为第一芯片 的数据引脚,以二维阵列的形式排布。第一芯片 包括多个存储块,每个存储块包括多个存储单 元。第二芯片包括多个与存储块一一对应的运算 块,每个运算块包括读写电路以及与读写电路相 连接的块内运算电路。本申请的存储运算电路, 第一芯片与第二芯片三维堆叠,从而可以使数据 引脚以二维阵列的形式排布,个数不再受限于存 储器的边长,从而在一个读写周期内,可以读写 并传

最新专利