发明

一种基于加固技术的抗四节点翻转latch锁存器电路、模块

2023-08-21 07:08:06 发布于四川 0
  • 申请专利号:CN202310487411.7
  • 公开(公告)日:2025-05-30
  • 公开(公告)号:CN116614110A
  • 申请人:安徽大学
摘要:本发明涉及集成电路设计技术领域,更具体的,涉及一种基于加固技术的抗四节点翻转latch锁存器电路,以及基于该抗四节点翻转latch锁存器电路封装的模块。本发明的存储节点X0、X3、X4、X7、X8、X11均由PMOS晶体管包围,形成极性加固,有效避免发生翻转。本发明使用了源隔离技术,使存储节点X1、X2、X5、X6、X9、X10也仅产生“1‑0”和“0‑0”的电压脉冲,可以有效减少电路敏感节点数量,提高了电路稳定性。本发明构建了多级输入的C单元部,可在多节点受到轰击时配合作用保证Q的正确输出。本发明的电路具备完全的抗SNU、DNU、TNU、QNU能力,并有较低的延迟、较低的功耗以及较小的面积。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116614110 A (43)申请公布日 2023.08.18 (21)申请号 202310487411.7 (22)申请日 2023.04.28 (71)申请人 安徽大学 地址 230601 安徽省合肥市经济技术开发 区九龙路111号 (72)发明人 吴秀龙 张心怡 赵强 郝礼才  许鑫 林涵宇 张亚楠 戴成虎  彭春雨 蔺智挺  (74)专利代理机构 合肥市泽信专利代理事务所 (普通合伙) 34144 专利代理师 江楠竹 (51)Int.Cl. H03K 3/013 (2006.01) H03K 3/356 (2006.01) 权利要求书3页 说明书14页 附图8页 (54)发明名称 一种基于加固技术的抗四节点翻转latch锁 存器电路、模块 (57)摘要 本发明涉及集成电路设计技术领域,更具体 的,涉及一种基于加固技术的抗四节点翻转 latch锁存器电路,以及基于该抗四节点翻转 latch锁存器电路封装的模块。本发明的存储节 点X0、X3、X4、X7、X8、X11均由PMOS晶体管包围,形 成极性加固,有效避免发生翻转。本发明使用了 源隔离技术,使存储节点X1、X2、X5、X6、X9、X10也 仅产生“1‑0”和“0‑0”的电压脉冲,可以有效减少 电路敏感节点数量,提高了电路稳定性。本发明 构建了多级输入的C单元部,可在多节点受到轰 击时配合作用保证Q的正确输出

最新专利