误差放大器电路2025
- 申请专利号:CN202210728588.7
- 公开(公告)日:2025-06-03
- 公开(公告)号:CN117335757A
- 申请人:上海韦尔半导体股份有限公司
专利内容
(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 117335757 A (43)申请公布日 2024.01.02 (21)申请号 202210728588.7 H02M 3/158 (2006.01) (22)申请日 2022.06.24 (71)申请人 上海韦尔半导体股份有限公司 地址 201205 上海市浦东新区龙东大道 3000号张江集电港一期4号楼(C楼)7F (72)发明人 佐佐木宏昭 (74)专利代理机构 北京律盟知识产权代理有限 责任公司 11287 专利代理师 赵超 (51)Int.Cl. H03F 1/34 (2006.01) H03H 11/34 (2006.01) H02M 1/00 (2007.01) H02M 1/08 (2006.01) H02M 1/088 (2006.01) 权利要求书1页 说明书5页 附图4页 (54)发明名称 误差放大器电路 (57)摘要 本发明的误差放大器电路包含:多个误差放 大器,分别获得关于2个输入信号的误差的输出; 及多工器,将所述多个误差放大器的输出设为选 择或非选择,将所选择的误差放大器的输出作为 关于被控制电路的控制信号输出。所述多工器 中,针对所述多个误差放大器中的一个且其输出 未被选择的误差放大器,使该1个误差放大器的 输入路径上所设的延迟元件短路而扩大误差放 大器的频带。 A 7 5
最新专利
- 一种高精度低功耗的CDAC电路公开日期:2025-07-04公开号:CN116707529A申请号:CN202310763420.4一种高精度低功耗的CDAC电路
- 发布时间:2023-09-07 07:27:140
- 申请号:CN202310763420.4
- 公开号:CN116707529A
- 一种LDPC码的基于排序TEPs的OSD译码方法公开日期:2025-07-04公开号:CN116683919A申请号:CN202310678778.7一种LDPC码的基于排序TEPs的OSD译码方法
- 发布时间:2023-09-04 07:11:230
- 申请号:CN202310678778.7
- 公开号:CN116683919A
- 一种时钟产生电路公开日期:2025-07-04公开号:CN116633316A申请号:CN202310624392.8一种时钟产生电路
- 发布时间:2023-08-25 07:30:530
- 申请号:CN202310624392.8
- 公开号:CN116633316A
- 宽输入共模范围的LVDS接收电路及芯片公开日期:2025-07-04公开号:CN116488596A申请号:CN202310060754.5宽输入共模范围的LVDS接收电路及芯片
- 发布时间:2023-07-28 07:14:430
- 申请号:CN202310060754.5
- 公开号:CN116488596A
- 用于电池保护开关的半导体器件公开日期:2025-07-04公开号:CN113824438A申请号:CN202111146269.7用于电池保护开关的半导体器件
- 发布时间:2023-07-06 10:59:230
- 申请号:CN202111146269.7
- 公开号:CN113824438A
- 一种高数值稳定性带限数字预失真求解方法公开日期:2025-07-04公开号:CN113824446A申请号:CN202110463691.9一种高数值稳定性带限数字预失真求解方法
- 发布时间:2023-07-06 10:55:260
- 申请号:CN202110463691.9
- 公开号:CN113824446A