发明

存储块以及存储器

2023-06-29 07:07:18 发布于四川 1
  • 申请专利号:CN202111592752.8
  • 公开(公告)日:2025-06-20
  • 公开(公告)号:CN116343891A
  • 申请人:长鑫存储技术有限公司
摘要:本发明涉及一种存储块以及存储器,存储块包括沿第一方向设置的若干个存储阵列,用于存储数据和校验码,每一存储阵列划分为至少两个阵列单元;若干读写控制电路,分别与存储阵列一一对应,用于向对应的存储阵列写入或读取数据和校验码;读写控制电路通过不同的数据信号线与各阵列单元电连接,且被配置为每次仅能访问对应的存储阵列中的一个阵列单元;若干检错纠错单元,与若干读写控制电路电连接,用于根据校验码对数据进行检错和/或纠错;其中,在读取操作时,每一读写控制电路读出的数据和校验码被分为至少两部分,且读写控制电路被配置为将每部分传输至不同的检错纠错单元。本发明实施例的存储块具有功耗低、校验准确的优势。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116343891 A (43)申请公布日 2023.06.27 (21)申请号 202111592752.8 (22)申请日 2021.12.23 (71)申请人 长鑫存储技术有限公司 地址 230601 安徽省合肥市经济技术开发 区空港工业园兴业大道388号 (72)发明人 尚为兵 李红文  (74)专利代理机构 上海晨皓知识产权代理事务 所(普通合伙) 31260 专利代理师 成丽杰 (51)Int.Cl. G11C 29/42 (2006.01) G11C 8/08 (2006.01) G11C 7/12 (2006.01) 权利要求书2页 说明书13页 附图8页 (54)发明名称 存储块以及存储器 (57)摘要 本发明涉及一种存储块以及存储器,存储块 包括沿第一方向设置的若干个存储阵列,用于存 储数据和校验码,每一存储阵列划分为至少两个 阵列单元;若干读写控制电路,分别与存储阵列 一一对应,用于向对应的存储阵列写入或读取数 据和校验码;读写控制电路通过不同的数据信号 线与各阵列单元电连接,且被配置为每次仅能访 问对应的存储阵列中的一个阵列单元;若干检错 纠错单元,与若干读写控制电路电连接,用于根 据校验码对数据进行检错和/或纠错;其中,在读 取操作时,每一读写控制电路读出的数据和校验 码被分为至少两部分,且读写控制电路被配置为 A 将每部分传输至不同的检错纠错单元。本发明实 1 施例的

最新专利