最新专利
-
处理核心数据压缩和存储系统 公开日期:2024-04-05 公开号:CN112292816A 申请号:CN201980037735.2处理核心数据压缩和存储系统
- 申请号:CN201980037735.2
- 公开号:CN112292816A
- 公开日期:2024-04-05
- 申请人:滕斯托伦特股份有限公司
公开了关于稀疏数据的快速且高效的压缩和解压缩的方法和系统。一种用于压缩来自稀疏矩阵的数据集的方法包括:评估来自该数据集的数据条目的序列;从该序列提取稀疏数据值的序列;从该序列提取非稀疏数据值行程长度的序列;根据该序列制定行指针的集合;将稀疏数据值的序列存储在存储器地址的第一集合处;并且将非稀疏数据值行程长度的序列存储在存储器地址的第二集合处。行指针的集合在存储器地址的第一集合和存储器地址的第二集合两者中标识该稀疏矩阵的行的集合。可以使用行指针进行快速解压缩。- 发布时间:2023-05-28 12:21:22
- 0
-
一种滤波器及通信设备 公开日期:2024-04-05 公开号:CN220732738U 申请号:CN202321568975.5一种滤波器及通信设备
- 申请号:CN202321568975.5
- 公开号:CN220732738U
- 公开日期:2024-04-05
- 申请人:苏州汉天下电子有限公司
本实用新型提供一种滤波器及通信设备,滤波器包括:第一信号传输端子、K条串联谐振支路、M条并联谐振支路、所述K条串联谐振支路之间具有K‑1个连接节点、第二信号传输端子和接地端其中K为自然数,M为大于等于2的自然数;所述K条串联谐振支路连接在所述第一信号传输端子和所述第二信号传输端子之间;K‑1个并联谐振支路组,所述并联谐振支路组连接在所述连接节点和接地端之间,每个并联谐振支路组包括至少2条并联谐振支路,每个并联谐振支路组的一端与一个连接节点相连,每个并联谐振支路组的另一端与接地端相连;每条串联谐振支路中包括一谐振单元,所述谐振单元中包括声波谐振器;每条并联谐振支路包括LC串联谐振单元。- 发布时间:2024-04-07 07:42:33
- 0
-
一种双工器及包括其的通信设备 公开日期:2024-04-05 公开号:CN220732736U 申请号:CN202321641773.9一种双工器及包括其的通信设备
- 申请号:CN202321641773.9
- 公开号:CN220732736U
- 公开日期:2024-04-05
- 申请人:苏州臻芯微电子有限公司
本实用新型提供一种双工器及包括其的通信设备。双工器,包括:第一输入输出端、具有第一频段的发射滤波器、具有第二频段的接收滤波器、第二输入输出端和第三输入输出端;所述发射滤波器连接在第一输入输出端和第二输入输出端之间,所述接收滤波器连接在第一输入输出端和第三输入输出端之间;所述接收滤波器中具有第一匹配单元和第一谐振网络,所述第一匹配单元串联连接在第一输入输出端和所述第一谐振网络之间;所述第一匹配单元用于调整从所述第一输入输出端进行观察的所述接收滤波器在所述第一频段的输入阻抗,使得加入第一匹配单元后的所述输入阻抗高于未加入所述第一匹配单元的所述输入阻抗,且加入第一匹配单元后所述输入阻抗呈现感性。- 发布时间:2024-04-07 07:42:46
- 0
-
开关控制电路与开关电路 公开日期:2024-04-05 公开号:CN112134553A 申请号:CN201910554394.8开关控制电路与开关电路
- 申请号:CN201910554394.8
- 公开号:CN112134553A
- 公开日期:2024-04-05
- 申请人:瑞昱半导体股份有限公司
本发明公开了开关控制电路,耦接于开关控制节点与电压端之间,该开关控制节点位于输入电路与开关之间,该开关控制电路控制该开关,并包含:一电子元件,耦接于该开关控制节点与一控制电压节点之间,该电子元件于有电源情形下依据该开关控制节点与该控制电压节点的电压决定该电子元件的一导通状态,并于无电源情形下令该开关控制节点的电压不大于一预设电压;一控制电路,于该有电源情形下输出一控制信号至该控制电压节点,并于该无电源情形下停止控制该控制电压节点的电压;以及一电阻,耦接于该控制电压节点与该电压端之间。该电子元件与该电阻作为该开关控制节点与该电压端之间的一漏电路径的一部分,以于该无电源情形下确保该开关被关闭。- 发布时间:2024-04-07 07:39:28
- 0
-
电压迟滞比较器 公开日期:2024-04-05 公开号:CN117833877A 申请号:CN202311808534.2电压迟滞比较器
- 申请号:CN202311808534.2
- 公开号:CN117833877A
- 公开日期:2024-04-05
- 申请人:圣邦微电子(北京)股份有限公司
本公开的实施例提供一种电压迟滞比较器,包括:电流偏置电路、差分输入级电路、输出级电路,其中,所述电流偏置电路,被配置为向所述差分输入级电路提供偏置电流;所述差分输入级电路,被配置通过差分输入对接收输入电压和基准电压,并在通过电流源负载后得到输入级的输出电压;所述输出级电路,被配置为根据电平转换电路将所述输入级的输出电压转换为电源电压或接地端电压,得到所述电压迟滞比较器的输出电压。解决现有的电压迟滞比较器存在的驱动能力小、速度慢、静态电流偏大的问题。- 发布时间:2024-04-07 07:28:05
- 0
-
调制电路、功率放大器、芯片和电子设备 公开日期:2024-04-05 公开号:CN117833839A 申请号:CN202311869904.3调制电路、功率放大器、芯片和电子设备
- 申请号:CN202311869904.3
- 公开号:CN117833839A
- 公开日期:2024-04-05
- 申请人:上海艾为电子技术股份有限公司
本申请公开一种调制电路、功率放大器、芯片和电子设备,调制电路设于功率放大器的至少一个调制级支路,所述功率放大器还包括放大电路;所述调制电路包括第一比较器、延时单元和逻辑驱动单元;所述第一比较器的第一输入端用于接入所述放大电路输出的放大信号,第二输入端用于接入三角波信号,输出端通过所述延时单元连接所述逻辑驱动单元;所述第一比较器用于输出所述放大信号和所述三角波信号之间的比较信号;所述延时单元用于自适应调整所述比较信号的传输延时,以使所述功率放大器对应的音频输出信号和音频信号的脉宽一致。本申请能够提高功率放大器中相关信号传递的准确度,提高对应功率放大器的输出功率。- 发布时间:2024-04-07 07:30:54
- 0
-
非整数倍下采CIC滤波器 公开日期:2024-04-05 公开号:CN117833866A 申请号:CN202211185206.7非整数倍下采CIC滤波器
- 申请号:CN202211185206.7
- 公开号:CN117833866A
- 公开日期:2024-04-05
- 申请人:钜泉微电子(上海)有限公司|||中国电力科学研究院有限公司
本申请涉及数字信号处理,公开了一种非整数倍下采CIC滤波器,采用PipleLine的技术,将CIC的积分器进行转换,在不改变CIC时钟的情况下,对数据进行上采,同时配合下采器和微分器,实现了对原始数据的非整数倍下采CIC滤波。本申请通过将内插器和积分器重构,避免了插零操作,从而避免需要增加额外的时钟,其次保留了下采系的可变性,并且,并未增加计算复杂度。- 发布时间:2024-04-07 07:19:00
- 0
-
使用路径度量解码输入数据的设备及使用其的解码方法 公开日期:2024-04-05 公开号:CN111082812A 申请号:CN201910812694.1使用路径度量解码输入数据的设备及使用其的解码方法
- 申请号:CN201910812694.1
- 公开号:CN111082812A
- 公开日期:2024-04-05
- 申请人:三星电子株式会社
一种通过使用极化码来解码包括第一候选数据和第二候选数据的输入数据的设备,该设备包括:第一路径度量处理器,其被配置为通过解码第一候选数据、基于第一父路径度量来生成第一候选路径度量,基于第一候选路径度量的第一可靠性值从第一候选路径度量当中确定至少一个第一子路径度量;以及第二路径度量处理器,其被配置为通过解码第二候选数据、基于第二父路径度量来来生成第二候选路径度量,以及基于第二候选路径度量的第二可靠性值从第二候选路径度量当中确定至少一个第二子路径度量,至少一个第一子路径度量的量不同于至少一个第二子路径度量的量。- 发布时间:2024-04-07 07:39:38
- 0
-
应用于SAR-ADC的逐次逼近寄存器 公开日期:2024-04-05 公开号:CN117833924A 申请号:CN202311778061.6应用于SAR-ADC的逐次逼近寄存器
- 申请号:CN202311778061.6
- 公开号:CN117833924A
- 公开日期:2024-04-05
- 申请人:成都蜀郡微电子有限公司
应用于SAR‑ADC的逐次逼近寄存器,涉及集成电路技术。本发明包括级联的N位寄存器单元,寄存器单元由一个D触发器和一个延时电路构成,N为大于1的自然数,所述延时电路包括:第一传输门,其输入端连接比较信号线COMP,正相控制端连接同一寄存器单元中的D触发器的Q端,其输出端接第一反相器的输入端;与门,其一个输入端接第一反相器的输出端,另一个输入端接复位信号输入线,输出端作为寄存器单元的输出端;第二传输门,其输出端接第一反相器的输入端,其输入端接第二反相器的输出端,第二反相器的输入端接第一反相器的输出端。本发明的延时电路的电路规模只有D触发器的一半,从而可减少1/4的芯片面积。- 发布时间:2024-04-07 07:27:07
- 0
-
迟延校准电路 公开日期:2024-04-05 公开号:CN117833875A 申请号:CN202211182298.3迟延校准电路
- 申请号:CN202211182298.3
- 公开号:CN117833875A
- 公开日期:2024-04-05
- 申请人:小华半导体有限公司
本发明公开了一种迟延校准电路,采用传统的电压调控与迟延链选择电路相结合的方式实现高分辨率迟延链路的校准,可以在不同的温度和工艺环境下,对高分辨率脉冲宽度调制信号进行校准,为具有高精度算法的PWM发生器提供具有1/32计数时钟的迟延链路,配合具有高精度算法的PWM发生器内部集成有高分辨率周期和边沿调整算法,可实现高精度占空比、周期或者死区值的高分辨率PWM输出。- 发布时间:2024-04-07 07:18:50
- 0