DRAM测试方法、装置、可读存储介质及电子设备
- 申请专利号:CN202011267707.0
- 公开(公告)日:2024-10-18
- 公开(公告)号:CN112331256A
- 申请人:深圳佰维存储科技股份有限公司
专利内容
(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112331256 A (43)申请公布日 2021.02.05 (21)申请号 202011267707.0 (22)申请日 2020.11.13 (71)申请人 深圳佰维存储科技股份有限公司 地址 518000 广东省深圳市南山区桃源街 道同富裕工业城4号厂房1楼、2楼、4 楼、5楼 (72)发明人 孙成思 孙日欣 刘冲 雷泰 (74)专利代理机构 深圳市博锐专利事务所 44275 代理人 欧阳燕明 (51)Int.Cl. G11C 29/56 (2006.01) 权利要求书2页 说明书9页 附图4页 (54)发明名称 DRAM测试方法、装置、可读存储介质及电子 设备 (57)摘要 本发明公开一种DRAM测试方法、装置、可读 存储介质及电子设备,通过对待测试的DRAM进行 两轮测试,对已写入预设测试数据的所有存储单 元进行环绕访问,在环绕访问过程中得到比较结 果,通过两轮测试的比较结果得到最终测试结 果,相对于现有技术中通过突发读写模式进行的 内存测试,难以检测到多存储单元故障,本发明 能够覆盖此前的测试盲区并检测出现有技术中 较难被发现的芯片缺陷,使桥接故障和耦合故障 等多存储单元故障得到激发,提高了故障覆盖 率,增强测试结果的可靠性,从而提高产品良性。 A 6 5 2 1 3 3 2 1 1 N C CN 112331256 A
最新专利
- 存储器阵列和用于形成存储器阵列的方法公开日期:2025-05-27公开号:CN113345486A申请号:CN202110138367.X存储器阵列和用于形成存储器阵列的方法
- 发布时间:2023-06-23 07:24:260
- 申请号:CN202110138367.X
- 公开号:CN113345486A
- 用于锁存器复位逻辑的设备、系统及方法公开日期:2025-05-27公开号:CN113314177A申请号:CN202110135668.7用于锁存器复位逻辑的设备、系统及方法
- 发布时间:2023-06-23 07:14:200
- 申请号:CN202110135668.7
- 公开号:CN113314177A
- 带有无比写入端口的计算存储器单元及处理阵列装置公开日期:2025-05-27公开号:CN113257305A申请号:CN202110166435.3带有无比写入端口的计算存储器单元及处理阵列装置
- 发布时间:2023-06-17 07:15:100
- 申请号:CN202110166435.3
- 公开号:CN113257305A
- 用于多库和多泵刷新操作的设备和方法公开日期:2025-05-27公开号:CN113168864A申请号:CN201980081451.3用于多库和多泵刷新操作的设备和方法
- 发布时间:2023-06-15 07:15:020
- 申请号:CN201980081451.3
- 公开号:CN113168864A
- 智能存储器装置测试架公开日期:2025-05-27公开号:CN112992263A申请号:CN202011510696.4智能存储器装置测试架
- 发布时间:2023-06-11 13:26:210
- 申请号:CN202011510696.4
- 公开号:CN112992263A
- 半导体电路和电子设备公开日期:2025-05-27公开号:CN112585679A申请号:CN201980054649.2半导体电路和电子设备
- 发布时间:2023-06-02 13:42:390
- 申请号:CN201980054649.2
- 公开号:CN112585679A