1. 您所在位置：
  2. 网站首页
  3. 专利分类
  4. 物理
发明

一种基于Banyan网络和多FPGA结构的EDA硬件加速方法与系统

2023-04-26 10:02:05 发布于四川 5
  • 申请专利号：CN202111389032.1
  • 公开（公告）日：2024-09-24
  • 公开（公告）号：CN114090250A
  • 申请人：厦门大学
摘要：本发明给出了一种基于Banyan网络和多FPGA结构的EDA硬件加速方法与系统，包括将EDA算法加速和仿真加速结合在一个系统内，EDA算法加速时启用顶层EDA算法控制数据的发送和接收，EDA仿真加速时根据用户所设计的待测设计结构以及用户输入的仿真数据；同时采用多通道SCE‑MI接口进行软硬件数据协同，再使用Banyan网络来实现多FPGA的数据交换；最后将加速后的数据回传进行处理，将仿真数据与验证数据进行对比验证仿真结果，或将运算结果数据返回给外部EDA软件。本方法采用软硬件协同方式对算法和仿真进行加速，将EDA算法加速和仿真加速结合，采用多通道PIPE式SCE‑MI标准协议接口，具有普适性，同时将Banyan网络应用于多FPGA数据交换，降低了数据交换延迟，使得系统实现结构简单、功能高效。

专利内容

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114090250 A (43)申请公布日 2022.02.25 (21)申请号 202111389032.1 (22)申请日 2021.11.22 (71)申请人 厦门大学 地址 361000 福建省厦门市思明区思明南 路422号 (72)发明人 郭东辉　沈云飞　马钦鸿　贺珊　 (74)专利代理机构 厦门福贝知识产权代理事务 所(普通合伙) 35235 代理人 陈远洋 (51)Int.Cl. G06F 9/50 (2006.01) G06F 9/48 (2006.01) 权利要求书2页 说明书8页 附图3页 (54)发明名称 一种基于Banyan网络和多FPGA结构的EDA硬 件加速方法与系统 (57)摘要 本发明给出了一种基于Banyan网络和多 FPGA结构的EDA硬件加速方法与系统，包括将EDA 算法加速和仿真加速结合在一个系统内，EDA算 法加速时启用顶层EDA算法控制数据的发送和接 收，EDA仿真加速时根据用户所设计的待测设计 结构以及用户输入的仿真数据；同时采用多通道 SCE‑MI接口进行软硬件数据协同，再使用Banyan 网络来实现多FPGA的数据交换；最后将加速后的 数据回传进行处理，将仿真数据与验证数据进行 对比验证仿真结果，或将运算结果数据返回给外 部EDA软件。本方法采用软硬件协同方式对算法 A 和仿真进行加速，将EDA算法加速和仿真加速结 0 合，采用多通道PIPE式SCE

最新专利

相关专利