印刷电路板、覆晶薄膜内充电时间的补偿方法
- 申请专利号:CN202211561413.8
- 公开(公告)日:2025-06-27
- 公开(公告)号:CN116047882A
- 申请人:深圳市华星光电半导体显示技术有限公司
专利内容
(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116047882 A (43)申请公布日 2023.05.02 (21)申请号 202211561413.8 (22)申请日 2022.12.07 (71)申请人 深圳市华星光电半导体显示技术有 限公司 地址 518132 广东省深圳市光明新区公明 街道塘明大道9-2号 (72)发明人 刘木斯 (74)专利代理机构 深圳紫藤知识产权代理有限 公司 44570 专利代理师 杨瑞 (51)Int.Cl. G04F 10/00 (2006.01) G01R 31/28 (2006.01) 权利要求书2页 说明书7页 附图2页 (54)发明名称 印刷电路板、覆晶薄膜内充电时间的补偿方 法 (57)摘要 本申请实施例公开了一种印刷电路板、一种 覆晶薄膜内充电时间的补偿方法,该印刷电路板 包括衬底、覆晶薄膜、测试端,覆晶薄膜沿衬底的 长边方向设置有960个接口 ,任一覆晶薄膜对应 设置有至少四个测试端,至少四个测试端包括第 一补偿测试端、第二补偿测试端、与覆晶薄膜上 的第1个接口连接的第一测试端、与覆晶薄膜上 的第960个接口连接的第二测试端,第一补偿测 试端与第2个接口至第480个接口中的任一者连 接,第二补偿测试端与第481个接口至第959个接 口中的任一者连接;通过使任一覆晶薄膜对应连 A 接有四个测试端子,能够实现对单个覆晶薄膜内 2 多条扇出走线的充电时间进行测量及补偿。 8 8
最新专利
- 用于FPGA的多通道纳秒级时间同步装置及使用方法公开日期:2025-08-08公开号:CN116125782A申请号:CN202211682507.0用于FPGA的多通道纳秒级时间同步装置及使用方法
- 发布时间:2023-05-18 12:14:580
- 申请号:CN202211682507.0
- 公开号:CN116125782A
- 时间指示机构及手表公开日期:2025-08-08公开号:CN116107183A申请号:CN202211098124.9时间指示机构及手表
- 发布时间:2023-05-15 10:44:400
- 申请号:CN202211098124.9
- 公开号:CN116107183A
- 包括设有用于可变地调节倾斜度的装置的机构的钟表机芯公开日期:2025-08-08公开号:CN116256962A申请号:CN202211596556.2包括设有用于可变地调节倾斜度的装置的机构的钟表机芯
- 发布时间:2023-06-15 07:05:310
- 申请号:CN202211596556.2
- 公开号:CN116256962A
- 智能穿戴设备公开日期:2025-08-08公开号:CN116165873A申请号:CN202310113933.0智能穿戴设备
- 发布时间:2023-05-28 13:08:040
- 申请号:CN202310113933.0
- 公开号:CN116165873A
- 具有惯性调节的摆轮公开日期:2025-08-01公开号:CN116256960A申请号:CN202211074838.6具有惯性调节的摆轮
- 发布时间:2023-06-15 07:04:530
- 申请号:CN202211074838.6
- 公开号:CN116256960A
- 基于原子钟的编队卫星时频一致性控制方法和系统公开日期:2025-08-01公开号:CN117891154A申请号:CN202311845551.3基于原子钟的编队卫星时频一致性控制方法和系统
- 发布时间:2024-04-21 07:18:020
- 申请号:CN202311845551.3
- 公开号:CN117891154A