发明

抗软错误的SRAM

2023-07-07 07:09:52 发布于四川 2
  • 申请专利号:CN202111151645.1
  • 公开(公告)日:2025-03-25
  • 公开(公告)号:CN113851177A
  • 申请人:上海华虹宏力半导体制造有限公司
摘要:本发明公开了一种抗软错误的SRAM的SRAM存储单元具有双重互锁结构,包括:共源连接的第一和第二NMOS管并由第一和第二NMOS管提供互锁的第一和第二存储节点,共源连接的第一和第二PMOS管并由第一和第二PMOS管提供互锁的第三和第四存储节点,共漏连接的第五MOS晶体管的栅极和源极连接在同相的第一和第三存储节点之间,共漏连接的第六MOS晶体管的栅极和源极连接在同相的第二和第四存储节点之间;共源连接的第七MOS晶体管的栅极和漏极连接在反相的第一和第四存储节点之间;共源连接的第八MOS晶体管的栅极和漏极连接在反相的第二和第三存储节点之间,第五至第八MOS晶体管都为NMOS管。本发明能容忍一个节点电位发生翻转,且能降低工作电压。

专利内容

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113851177 A (43)申请公布日 2021.12.28 (21)申请号 202111151645.1 (22)申请日 2021.09.29 (71)申请人 上海华虹宏力半导体制造有限公司 地址 201203 上海市浦东新区张江高科技 园区祖冲之路1399号 (72)发明人 刘中阳  肖军  (74)专利代理机构 上海浦一知识产权代理有限 公司 31211 代理人 郭四华 (51)Int.Cl. G11C 29/08 (2006.01) 权利要求书2页 说明书6页 附图4页 (54)发明名称 抗软错误的SRAM (57)摘要 本发明公开了一种抗软错误的SRAM的SRAM 存储单元具有双重互锁结构,包括:共源连接的 第一和第二NMOS管并由第一和第二NMOS管提供 互锁的第一和第二存储节点,共源连接的第一和 第二PMOS管并由第一和第二PMOS管提供互锁的 第三和第四存储节点,共漏连接的第五MOS晶体 管的栅极和源极连接在同相的第一和第三存储 节点之间,共漏连接的第六MOS晶体管的栅极和 源极连接在同相的第二和第四存储节点之间;共 源连接的第七MOS晶体管的栅极和漏极连接在反 相的第一和第四存储节点之间;共源连接的第八 MOS晶体管的栅极和漏极连接在反相的第二和第 A 三存储节点之间,第五至第八MOS晶体管都为 7 NMOS管。本发明能容忍一个节点电位发生翻转, 7 1 1 且能降低工作电压。 5 8