发明

用于分段静态随机存取存储器(SRAM)阵列输入/输出的内置自测试电路2024

2024-03-05 07:12:46 发布于四川 0
  • 申请专利号:CN202311095008.6
  • 公开(公告)日:2024-03-01
  • 公开(公告)号:CN117636994A
  • 申请人:意法半导体国际公司
摘要:本公开涉及用于分段静态随机存取存储器(SRAM)阵列输入/输出的内置自测试电路。存储器的存储器阵列包括具有以行‑列矩阵布置的存储器单元的子阵列,其中每行包括字线并且每个子阵列的列包括局部位线。行解码器电路支持存储器电路操作的两种模式:第一模式,其中在存储器读取期间仅致动存储器阵列中的一条字线;以及第二模式,其中在存储器读取期间同时致动每个子阵列的一条字线。用于每列的输入/输出电路包括到子阵列的局部位线的输入端、耦合到位线输入端的列数据输出端以及耦合到每个位线输入端的子阵列数据输出端。支持输入/输出电路的BIST和ATPG测试。对于BIST测试选择性地控制位线输入端与列数据输出端之间的多条数据路径以提供完整电路测试。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 117636994 A (43)申请公布日 2024.03.01 (21)申请号 202311095008.6 (51)Int.Cl . G11C 29/12 (2006.01) (22)申请日 2023.08.29 G11C 29/14 (2006.01) (30)优先权数据 63/402,182 2022.08.30 US 18/227,545 2023.07.28 US (71)申请人 意法半导体国际公司 地址 瑞士日内瓦 (72)发明人 H ·乔拉 T ·库玛 B ·辛格  H ·拉瓦特 K ·J ·多里  M ·阿约提亚瓦西 N ·乔拉  P ·库玛  (74)专利代理机构 中国贸促会专利商标事务所 有限公司 11038 专利代理师 张丹 权利要求书4页 说明书9页 附图8页 (54)发明名称 用于分段静态随机存取存储器(SRAM)阵列 输入/输出的内置自测试电路 (57)摘要 本公开涉及用于分段静态随机存取存储器 (SRAM)阵列输入/输出的内置自测试电路。存储 器的存储器阵列包括具有以行‑列矩阵布置的存 储器单元的子阵列,其中每行包括字线并且每个 子阵列的列包

最新专利