发明

时间间隔测量方法、时间数字转换器及FPGA2024

2024-06-01 08:06:54 发布于四川 0
  • 申请专利号:CN202410450752.1
  • 公开(公告)日:2024-05-28
  • 公开(公告)号:CN118092121A
  • 申请人:中科芯磁科技(珠海)有限责任公司
摘要:本发明公开了一种时间间隔测量方法、时间数字转换器及FPGA。其中,该方法包括:将待测信号和时钟频率信号输入时间数字转换器中的进位链描述模块和粗测量模块;基于进位链描述模块的抽头延迟线,将待测信号处理为信号数据;基于粗测量模块,对待测信号和时钟频率信号进行处理,输出待测信号对应的时间间隔内参考时钟周期的个数;基于编码器数据运算整合模块处理信号数据,得到编码器数据整合结果;将编码器数据整合结果和参考时钟周期的个数输入粗细测量结合模块,输出待测信号对应的时间间隔值;基于串口传输模块,传输待测信号对应的时间间隔值至目标设备。本发明解决了时间数字转换器的死区时间过长导致时间精度不高的技术问题。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 118092121 A (43)申请公布日 2024.05.28 (21)申请号 202410450752.1 (22)申请日 2024.04.15 (71)申请人 中科芯磁科技(珠海)有限责任公司 地址 519070 广东省珠海市香洲区前河北 路68号之环宇城写字楼7层08单元 (72)发明人 付文博  (74)专利代理机构 北京康信知识产权代理有限 责任公司 11240 专利代理师 董文倩 (51)Int.Cl. G04F 10/00 (2006.01) 权利要求书2页 说明书15页 附图5页 (54)发明名称 时间间隔测量方法、时间数字转换器及FPGA (57)摘要 本发明公开了一种时间间隔测量方法、时间 数字转换器及FPGA。其中,该方法包括:将待测信 号和时钟频率信号输入时间数字转换器中的进 位链描述模块和粗测量模块;基于进位链描述模 块的抽头延迟线,将待测信号处理为信号数据; 基于粗测量模块,对待测信号和时钟频率信号进 行处理,输出待测信号对应的时间间隔内参考时 钟周期的个数;基于编码器数据运算整合模块处 理信号数据,得到编码器数据整合结果;将编码 器数据整合结果和参考时钟周期的个数输入粗 细测量结合模块,输出待测信号对应的时间间隔 值;基于串口传输模块,传输待测信号对应的时 A 间间隔值至目标设备。本发明解决了时间数字转 1 换器的死区时间过长导致时间精度不高的技术 2 1 2 问题。 9 0 8

最新专利