发明

半导体器件以及使用该半导体器件的刷新方法2024

2024-04-16 07:33:05 发布于四川 0
  • 申请专利号:CN202010876447.0
  • 公开(公告)日:2024-04-12
  • 公开(公告)号:CN113555049A
  • 申请人:爱思开海力士有限公司
摘要:本申请公开了半导体器件以及使用该半导体器件的刷新方法。一种半导体器件包括外围电路和核心电路。外围电路被配置为进入基于命令而执行智能刷新操作的智能刷新模式。外围电路在所述智能刷新模式下从目标地址信号产生锁存地址信号,以通过全局输入/输出(I/O)线来输出锁存地址信号。核心电路对锁存地址信号执行加法运算和减法运算以产生第一内部地址信号和第二内部地址信号。核心电路基于第一内部地址信号和第二内部地址信号来对第一存储体和第二存储体执行智能刷新操作。

专利内容

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113555049 A (43)申请公布日 2021.10.26 (21)申请号 202010876447.0 (22)申请日 2020.08.27 (30)优先权数据 10-2020-0050394 2020.04.24 KR (71)申请人 爱思开海力士有限公司 地址 韩国京畿道 (72)发明人 朱鲁根  (74)专利代理机构 北京弘权知识产权代理有限 公司 11363 代理人 许伟群 阮爱青 (51)Int.Cl. G11C 11/406 (2006.01) G11C 11/408 (2006.01) 权利要求书4页 说明书17页 附图13页 (54)发明名称 半导体器件以及使用该半导体器件的刷新 方法 (57)摘要 本申请公开了半导体器件以及使用该半导 体器件的刷新方法。一种半导体器件包括外围电 路和核心电路。外围电路被配置为进入基于命令 而执行智能刷新操作的智能刷新模式。外围电路 在所述智能刷新模式下从目标地址信号产生锁 存地址信号,以通过全局输入/输出(I/O)线来输 出锁存地址信号。核心电路对锁存地址信号执行 加法运算和减法运算以产生第一内部地址信号 和第二内部地址信号。核心电路基于第一内部地 址信号和第二内部地址信号来对第一存储体和 第二存储体执行智能刷新操作。 A 9 4 0 5 5 5 3 1 1 N C CN 113555049 A

最新专利