发明

用于确定字线与存储器孔短路的全位线感测

2023-06-18 07:24:07 发布于四川 1
  • 申请专利号:CN202011237818.7
  • 公开(公告)日:2025-03-25
  • 公开(公告)号:CN114464232A
  • 申请人:桑迪士克科技股份有限公司
摘要:本发明提供了用于检测存储器设备中的短路并且具体地检测字线与沟道短路以及在NAND串顶部处的位线触点之间的短路的装置和技术。短路检测操作包括沟道预清洁阶段,该沟道预清洁阶段对非短路NAND串的沟道放电,同时使短路NAND串的位线升压,之后是位线预充电阶段,该位线预充电阶段使非短路NAND串的位线升压,之后是位线放电阶段,该位线放电阶段使非短路NAND串的位线放电,之后是感测阶段,该感测阶段将短路NAND串识别为处于编程状态或非导电状态。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114464232 A (43)申请公布日 2022.05.10 (21)申请号 202011237818.7 (22)申请日 2020.11.09 (71)申请人 西部数据技术公司 地址 美国加利福尼亚州 (72)发明人 李靓 刘晓华 蔚倩倩  (74)专利代理机构 北京市柳沈律师事务所 11105 专利代理师 潘晓波 (51)Int.Cl. G11C 16/04 (2006.01) G11C 16/08 (2006.01) G11C 16/30 (2006.01) 权利要求书3页 说明书23页 附图34页 (54)发明名称 用于确定字线与存储器孔短路的全位线感 测 (57)摘要 本发明提供了用于检测存储器设备中的短 路并且具体地检测字线与沟道短路以及在NAND 串顶部处的位线触点之间的短路的装置和技术。 短路检测操作包括沟道预清洁阶段,该沟道预清 洁阶段对非短路NAND串的沟道放电,同时使短路 NAND串的位线升压,之后是位线预充电阶段,该 位线预充电阶段使非短路NAND串的位线升压,之 后是位线放电阶段,该位线放电阶段使非短路 NAND串的位线放电,之后是感测阶段,该感测阶 段将短路NAND串识别为处于编程状态或非导电 状态。 A 2 3 2 4 6 4 4 1 1 N C CN 114464232 A 权 利 要 求 书