发明

存储器的行译码器

2023-06-03 12:23:17 发布于四川 0
  • 申请专利号:CN201910959692.5
  • 公开(公告)日:2024-03-12
  • 公开(公告)号:CN112652337A
  • 申请人:上海磁宇信息科技有限公司
摘要:本申请提供一种存储器的行译码器,其主要结构在于,选择译码器、前置译码器与主译码器为多对多译码器结构,选择译码器与前置译码器受控于放电信号控制线以进行选址信号的输出或清除,驱动模块设置于选择译码器的输出端以调节所有字线驱动电路的选址与读/写控制电位,其各个输出连接对应字线驱动电路。通过选择译码器、前置译码器与主译码器依据输出选址信号,结合驱动模块转换读/写操作电位,及时序模块协调多个三态门传输电路的信号延迟,在缩减组件架构的行译码器结构下,实现字线驱动电路对字线数据的选择和控制。此行译码器具有结构简单、制造成本低、可靠性高等优点。

专利内容

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112652337 A (43)申请公布日 2021.04.13 (21)申请号 201910959692.5 (22)申请日 2019.10.10 (71)申请人 上海磁宇信息科技有限公司 地址 201815 上海市嘉定区工业区兴顺路 558号2幢2层 (72)发明人 何伟伟 戴瑾  (74)专利代理机构 上海容慧专利代理事务所 (普通合伙) 31287 代理人 于晓菁 (51)Int.Cl. G11C 8/10(2006.01) G11C 8/08(2006.01) G11C 11/16(2006.01) 权利要求书2页 说明书8页 附图5页 (54)发明名称 存储器的行译码器 (57)摘要 本申请提供一种存储器的行译码器,其主要 结构在于,选择译码器、前置译码器与主译码器 为多对多译码器结构,选择译码器与前置译码器 受控于放电信号控制线以进行选址信号的输出 或清除,驱动模块设置于选择译码器的输出端以 调节所有字线驱动电路的选址与读/写控制电 位,其各个输出连接对应字线驱动电路。通过选 择译码器、前置译码器与主译码器依据输出选址 信号,结合驱动模块转换读/写操作电位,及时序 模块协调多个三态门传输电路的信号延迟,在缩 减组件架构的行译码器结构下,实现字线驱动电 路对字线数据的选择和控制。此行译码器

最新专利