原创力.专利
实用新型
一种倒装芯片及多层堆叠芯片封装结构2024
2024-10-16 13:01:17
发布于四川
4
- 申请专利号：CN202420360918.6
- 公开（公告）日：2024-10-15
- 公开（公告）号：CN221841838U
- 申请人：通富通科（南通）微电子有限公司
摘要：本公开实施例提供一种倒装芯片及多层堆叠芯片封装结构，该倒装芯片包括芯片本体，芯片本体功能面的中央区域设置有功能凸块阵列，芯片本体功能面的边缘区域设置有第一非功能凸块阵列和第二非功能凸块阵列，第一非功能凸块阵列和第二非功能凸块阵列分别位于功能凸块阵列的两侧；第一非功能凸块阵列中多个非功能凸块的排列密度与第二非功能凸块阵列中多个非功能凸块的排列密度不同。这样在模压塑封工艺过程中，塑封料在第一非功能凸块阵列和第二非功能凸块阵列中受到的流动阻力不同，从而产生速度上的差异，使最终汇合形成挤压气泡的位置偏离芯片的中央区域而位于芯片的边缘区域，不会引起芯片I/O桥接短路的风险，提高芯片的可靠性。
专利内容
本公开实施例提供一种倒装芯片及多层堆叠芯片封装结构，该倒装芯片包括芯片本体，芯片本体功能面的中央区域设置有功能凸块阵列，芯片本体功能面的边缘区域设置有第一非功能凸块阵列和第二非功能凸块阵列，第一非功能凸块阵列和第二非功能凸块阵列分别位于功能凸块阵列的两侧；第一非功能凸块阵列中多个非功能凸块的排列密度与第二非功能凸块阵列中多个非功能凸块的排列密度不同。这样在模压塑封工艺过程中，塑封料在第一非功能凸块阵列和第二非功能凸块阵列中受到的流动阻力不同，从而产生速度上的差异，使最终汇合形成挤压气泡的位置偏离芯片的中央区域而位于芯片的边缘区域，不会引起芯片I/O桥接短路的风险，提高芯片的可靠性。H01L23/488(2006.01);H01L23/31(2006.01);H01L25/00(2006.01)
