发明

一种优化电位分布的SGT器件及其制作方法2024

2024-03-29 07:33:44 发布于四川 1
  • 申请专利号:CN202410195432.6
  • 公开(公告)日:2024-04-19
  • 公开(公告)号:CN117766403A
  • 申请人:南京华瑞微集成电路有限公司
摘要:本发明公开了一种优化电位分布的SGT器件及其制作方法。该方法包括在场氧化层的上侧淀积第一导电类型的多晶硅,并将多晶硅刻蚀形成第一屏蔽栅和第二屏蔽栅,设置第一屏蔽栅的沟槽与设置第二屏蔽栅的沟槽呈间隔设置,所述第二屏蔽栅的顶端设置在沟槽的中部;在第二屏蔽栅的上侧制作形成隔离氧化层,然后对隔离氧化层进行刻蚀;在隔离氧化层和第一屏蔽栅上端两侧的沟槽内生长栅氧化层;在栅氧化层内侧的沟槽内淀积第一导电类型的多晶硅,并将多晶硅刻蚀形成间隔设置在第一屏蔽栅四周的第一控制栅和设置在隔离氧化层上侧的第二控制栅。本发明解决了器件因屏蔽栅电位不均匀造成的walk in或者walk out及UIS失效的问题。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 117766403 A (43)申请公布日 2024.03.26 (21)申请号 202410195432.6 (22)申请日 2024.02.22 (71)申请人 南京华瑞微集成电路有限公司 地址 210000 江苏省南京市浦口区浦滨大 道88号 (72)发明人 陶瑞龙 胡兴正 薛璐  (74)专利代理机构 南京瑞华腾知识产权代理事 务所(普通合伙) 32368 专利代理师 徐冲冲 (51)Int.Cl. H01L 21/336 (2006.01) H01L 29/78 (2006.01) H01L 29/06 (2006.01) H01L 29/423 (2006.01) 权利要求书2页 说明书5页 附图8页 (54)发明名称 一种优化电位分布的SGT器件及其制作方法 (57)摘要 本发明公开了一种优化电位分布的SGT器件 及其制作方法。该方法包括在场氧化层的上侧淀 积第一导电类型的多晶硅,并将多晶硅刻蚀形成 第一屏蔽栅和第二屏蔽栅,设置第一屏蔽栅的沟 槽与设置第二屏蔽栅的沟槽呈间隔设置,所述第 二屏蔽栅的顶端设置在沟槽的中部;在第二屏蔽 栅的上侧制作形成隔离氧化层,然后对隔离氧化 层进行刻蚀;在隔离氧化层和第一屏蔽栅上端两 侧的沟槽内生长栅氧化层;在栅氧化层内侧的沟 槽内淀积第一导电类型的多晶硅,并将多晶硅刻 蚀形成间隔设置在第一屏蔽栅四周的第一控制 栅和设置在隔离氧化层上侧的第二控

最新专利