发明

低频成像系统FPGA硬件资源的training方法2025

2024-03-29 07:27:13 发布于四川 1
  • 申请专利号:CN202311802301.1
  • 公开(公告)日:2025-04-15
  • 公开(公告)号:CN117768592A
  • 申请人:中国科学院长春光学精密机械与物理研究所
摘要:本发明涉及低频成像系统FPGA硬件资源的training方法,属于硬件成像技术领域,该方法采用多相位同频率的图像采集时钟按顺序驱动iodelay模块,将获得的各个数据采集范围拼接为整个比特采集时钟周期,再对整个比特采集时钟周期进行分析,最终确定最稳定图像数据采集点与最稳定图像采集时钟,实现相位training过程。FPGA通过各个通道的training码来判别各个通道间的位周期差,将位周期差补偿到各个输出通道,实现通道training过程。本发明能够实现对整个比特采集时钟周期的覆盖,准确找到最稳定图像数据采集点与最稳定图像采集时钟,并保持各通道采集的图像数据对齐,提高了图像数据采集的稳定性和准确性。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 117768592 A (43)申请公布日 2024.03.26 (21)申请号 202311802301.1 (22)申请日 2023.12.26 (71)申请人 中国科学院长春光学精密机械与物 理研究所 地址 130033 吉林省长春市东南湖大路 3888号 (72)发明人 刘浩 孙海超 刘艳滢 田睿  任宏 姜金辰  (74)专利代理机构 长春众邦菁华知识产权代理 有限公司 22214 专利代理师 张伟 (51)Int.Cl. H04N 5/04 (2006.01) H04J 3/06 (2006.01) 权利要求书1页 说明书4页 附图4页 (54)发明名称 低频成像系统FPGA硬件资源的training方 法 (57)摘要 本发明涉及低频成像系统FPGA硬件资源的 training方法,属于硬件成像技术领域,该方法 采用多相位同频率的图像采集时钟按顺序驱动 iodelay模块,将获得的各个数据采集范围拼接 为整个比特采集时钟周期,再对整个比特采集时 钟周期进行分析,最终确定最稳定图像数据采集 点与最稳定图像采集时钟,实现相位training过 程。FPGA通过各个通道的training码来判别各个 通道间的位周期差,将位周期差补偿到各个输出 通道,实现通道training过程。本发明能够实现 对整个比特采集时钟周期的覆盖,准确找到最稳 A 定图像数据采集点与

最新专利