1. 您所在位置：
  2. 网站首页
  3. 专利分类
  4. 电学
发明

三维芯片堆叠制备方法及三维芯片堆叠结构2024

2024-01-26 07:50:08 发布于四川 0
  • 申请专利号：CN202311517268.8
  • 公开（公告）日：2024-10-29
  • 公开（公告）号：CN117393446A
  • 申请人：广东省科学院半导体研究所
摘要：本发明公开一种三维芯片堆叠结构及制备方法，方法包括形成导电结构；在芯片的第一表面和/或第二表面制备半固化状态的有机膜，并在有机膜上开窗以露出第一导电结构和/或第二导电结构；在较低温度下，依次将上层芯片的第一导电结构固定在下层芯片的第二导电结构上，完成多层芯片的堆叠；在堆叠的多层芯片顶部施加压力，通过真空回流工艺，将堆叠的多层芯片的第一导电结构和第二导电结构的突刺和金属凸块的侧壁浸润，实现第一导电结构与第二导电结构的完全键合，通过有机膜将上下层芯片粘合；将有机膜加热完全固化。本发明的方案能够有效降低上下层芯片互连时的工艺难度和三维堆叠封装的成本，且制得的三维芯片堆叠结构的良率和可靠性更优。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 117393446 A (43)申请公布日 2024.01.12 (21)申请号 202311517268.8 H01L 23/48 (2006.01) H01L 23/488 (2006.01) (22)申请日 2023.11.14 H01L 23/498 (2006.01) (71)申请人 广东省科学院半导体研究所 H01L 23/528 (2006.01) 地址 510651 广东省广州市天河区长兴路 H01L 23/522 (2006.01) 363号 H01L 23/538 (2006.01) (72)发明人 胡川　向迅　燕英强　陈志涛　 (74)专利代理机构 北京商专永信知识产权代理 事务所(普通合伙) 11400 专利代理师 李彬彬 (51)Int.Cl. H01L 21/603 (2006.01) H01L 21/56 (2006.01) H01L 21/50 (2006.01) H01L 21/48 (

最新专利

相关专利