发明

一种基于FPGA的LZ4压缩与解压缩系统与介质2024

2024-04-07 07:25:59 发布于四川 44
  • 申请专利号:CN202311739105.4
  • 公开(公告)日:2024-04-05
  • 公开(公告)号:CN117833929A
  • 申请人:中科驭数(北京)科技有限公司
摘要:本发明公开了一种基于FPGA的LZ4压缩与解压缩系统与介质,包括:编码器单元和解码器单元;编码器单元,包括:输入缓存器、前向缓冲区、哈希字典和编码电路;输入缓存器,分组缓存待压缩的原始数据;前向缓冲区,对分组后字符串数据进行滑动窗口遍历;哈希字典,判断遍历数据是首次出现的字符串还是重复字符串,将首次出现的字符串作为非匹配项存入字典并得到非匹配项信息,将重复字符串作为匹配项得到匹配项信息;编码电路,根据设定的压缩数据帧格式将非匹配项信息和匹配项信息输出为压缩数据帧;解码器单元,根据压缩数据帧格式对压缩数据帧进行解码,得到解压后的还原数据;使用本发明能够提升LZ4算法在FPGA硬件平台的可实现性。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 117833929 A (43)申请公布日 2024.04.05 (21)申请号 202311739105.4 (22)申请日 2023.12.18 (71)申请人 中科驭数(北京)科技有限公司 地址 100094 北京市海淀区北清路81号院 一区4号楼14层1401室 (72)发明人 冷文韬 孟繁毅  (74)专利代理机构 北京艾纬铂知识产权代理有 限公司 16101 专利代理师 刘芳 (51)Int.Cl. H03M 7/30 (2006.01) 权利要求书2页 说明书6页 附图2页 (54)发明名称 一种基于FPGA的LZ4压缩与解压缩系统与介 质 (57)摘要 本发明公开了一种基于FPGA的LZ4压缩与解 压缩系统与介质,包括:编码器单元和解码器单 元;编码器单元,包括:输入缓存器、前向缓冲区、 哈希字典和编码电路;输入缓存器,分组缓存待 压缩的原始数据;前向缓冲区,对分组后字符串 数据进行滑动窗口遍历;哈希字典,判断遍历数 据是首次出现的字符串还是重复字符串,将首次 出现的字符串作为非匹配项存入字典并得到非 匹配项信息,将重复字符串作为匹配项得到匹配 项信息;编码电路,根据设定的压缩数据帧格式 将非匹配项信息和匹配项信息输出为压缩数据 A 帧;解码器单元,根据压缩数据帧格式对压缩数 9 据帧进行解码,得到解压后的还原数据;使用本 2 9 3 发明能够提升LZ4算法在FPGA硬件平台的可实现 3 8 7 性

最新专利