发明

半导体结构制备方法及半导体结构2026

2024-02-15 07:29:08 发布于四川 1
  • 申请专利号:CN202210918006.1
  • 公开(公告)日:2026-09-25
  • 公开(公告)号:CN117545272A
  • 申请人:长鑫存储技术有限公司
摘要:本公开涉及一种半导体结构制备方法及半导体结构,包括:提供衬底,于衬底上形成初始叠层结构,初始叠层结构包括沿第一方向依次交替叠置的第一介质层、目标半导体层,第一介质层与衬底相邻;于初始叠层结构内形成沿第二方向间隔排布且沿第三方向延伸的第一沟槽隔离结构、第二沟槽隔离结构及第三沟槽隔离结构;形成底面接触衬底上表面的两个间隔的栅极沟槽,目标半导体层位于栅极沟槽内的部分裸露并悬空;于栅极沟槽内形成环绕目标半导体层的栅极结构。本公开实施例至少能够在确保单位体积内存储单元数量不减少的情况下,增加字线结构所占空间体积及相邻字线结构的间距,并能够控制字线结构连接晶体管栅极结构的尺寸。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 117545272 A (43)申请公布日 2024.02.09 (21)申请号 202210918006.1 (22)申请日 2022.08.01 (71)申请人 长鑫存储技术有限公司 地址 230601 安徽省合肥市经济技术开发 区空港工业园兴业大道388号 (72)发明人 王弘 李晓杰  (51)Int.Cl. H10B 12/00 (2023.01) 权利要求书2页 说明书12页 附图11页 (54)发明名称 半导体结构制备方法及半导体结构 (57)摘要 本公开涉及一种半导体结构制备方法及半 导体结构,包括:提供衬底,于衬底上形成初始叠 层结构,初始叠层结构包括沿第一方向依次交替 叠置的第一介质层、目标半导体层,第一介质层 与衬底相邻;于初始叠层结构内形成沿第二方向 间隔排布且沿第三方向延伸的第一沟槽隔离结 构、第二沟槽隔离结构及第三沟槽隔离结构;形 成底面接触衬底上表面的两个间隔的栅极沟槽, 目标半导体层位于栅极沟槽内的部分裸露并悬 空;于栅极沟槽内形成环绕目标半导体层的栅极 结构。本公开实施例至少能够在确保单位体积内 存储单元数量不减少的情况下,增加字线结构所 A 占空间体积及相邻字线结构的间距,并能够控制 2 字线结构连接晶体管栅极结构的尺寸。 7 2 5 4 5 7 1 1 N C CN 117545272 A 权 利 要 求 书 1/2页 1.

最新专利