发明

半导体器件的制造方法、衬底处理方法、记录介质及衬底处理装置

2023-05-12 11:42:57 发布于四川 0
  • 申请专利号:CN202111415512.0
  • 公开(公告)日:2024-06-11
  • 公开(公告)号:CN114561630A
  • 申请人:株式会社国际电气
摘要:本发明涉及半导体器件的制造方法、衬底处理方法、记录介质及衬底处理装置。提供能够使衬底上形成的膜的阶差被覆性、衬底面内膜厚均匀性提高的技术。具有通过将包括下述(a)和(b)的循环进行规定次数从而在上述衬底上形成膜的工序,(a)从原料气体供给管线向收容有衬底(其表面设置有凹部)的处理室内供给原料气体工序,(b)向收容有衬底的处理室内供给反应气体的工序,在(a)中,分多次向衬底供给原料气体,在最初供给原料气体时,将原料气体预先填充于设置在原料气体供给管线上的贮留部内之后再向处理室内供给,在第2次以后的原料气体的供给前,将处理室内排气。

专利内容

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114561630 A (43)申请公布日 2022.05.31 (21)申请号 202111415512.0 (22)申请日 2021.11.25 (30)优先权数据 2020-196816 2020.11.27 JP (71)申请人 株式会社国际电气 地址 日本东京都 (72)发明人 花岛建夫 原田和宏  (74)专利代理机构 北京市金杜律师事务所 11256 专利代理师 牛蔚然 (51)Int.Cl. C23C 16/44 (2006.01) C23C 16/455 (2006.01) C23C 16/34 (2006.01) C23C 16/36 (2006.01) 权利要求书3页 说明书16页 附图5页 (54)发明名称 半导体器件的制造方法、衬底处理方法、记 录介质及衬底处理装置 (57)摘要 本发明涉及半导体器件的制造方法、衬底处 理方法、记录介质及衬底处理装置。提供能够使 衬底上形成的膜的阶差被覆性、衬底面内膜厚均 匀性提高的技术。具有通过将包括下述(a)和(b) 的循环进行规定次数从而在上述衬底上形成膜 的工序,(a)从原料气体供给管线向收容有衬底 (其表面设置有凹部)的处理室内供给原料气体 工序,(b)向收容有衬底的处理室内供给反应气 体的工序,在(a)中,分多次向衬底供给原料气 体,在最初供给原料气体时,将原料气体预先填 充于设置在原料气体供给管线

最新专利