1. 您所在位置：
  2. 网站首页
  3. 专利分类
  4. 电学
PCT发明

同步信号块时间位置的灵活配置

2023-06-16 07:15:57 发布于四川 0
  • 申请专利号：CN201980082339.1
  • 公开（公告）日：2024-11-22
  • 公开（公告）号：CN113196841A
  • 申请人：高通股份有限公司
摘要：当同步信号(SS)块(SSB)的时间位置在SS突发集中固定时，时间位置和时隙样式可能不兼容。在这种情况下，可能不允许基站发送与配置的上行链路码元在时间上重叠的SSB，因为基站被配置为在此期间接收上行链路通信，而不是在此期间发送下行链路通信。因此，基站可能有更少的机会来发送SSB，这可能会由于访问基站的延迟而导致延迟增加，可能会由于指示波束成形参数的机会更少和/或使用更少的用于通讯的波束而降低频谱效等。这里描述的一些技术和装置允许基站灵活地配置SS突发集内的SSB的时间位置，从而减少等待时间、提高频谱效率等。

专利内容

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113196841 A (43)申请公布日 2021.07.30 (21)申请号 201980082339.1 L.布莱森特　 (22)申请日 2019.11.08 (74)专利代理机构 北京市柳沈律师事务所 11105 (30)优先权数据 代理人 安之斐 62/782,971 2018.12.20 US 16/677,409 2019.11.07 US (51)Int.Cl. H04W 56/00 (2006.01) (85)PCT国际申请进入国家阶段日 2021.06.11 (86)PCT国际申请的申请数据 PCT/US2019/060462 2019.11.08 (87)PCT国际申请的公布数据 WO2020/131244 EN 2020.06.25 (71)申请人 高通股份有限公司 地址 美国加利福尼亚州 (72)发明人 M.N.伊斯拉姆　N.阿贝迪尼　J.罗　 K.G.汉佩尔　T.罗　J.李　 权利要求书3页 说明书19页 附图12页 (54)发明名称 同步信号块时间位置的灵活配置

最新专利

相关专利